Artikel der Woche: Taktung FPGA/CPLD
Von den vier Signalgruppen "interne Signale", "IO Signale", "Reset" und "Takt (Clock)" ist letztere die mit den höchsten Anforderungen an externer Signalqualität und interner Laufzeit. Fehler im Taktnetzwerk führen zu ungewolltem, ja oft katastrophalem Verhalten der Schaltung. Um dies zu vermeiden, sind besondere Aufbauregeln verfasst- und Komponenten für die Taktverteilung in digitalen ICs entwickelt worden.