FPGA-JTAG Problem

[Karl Heinz (Gast)]

Hi,

wir setzen bei einem Projekt FPGAs ein. Dabei haben wir 6mal den 
gleichen FPGA (Typ Altera Cyclone 3, EPC25F256C6) auf einer Platine 
untergebracht. Alle hängen in der selben JTAG-Chain. Soweit so gut. 2 
Prototypen laufen mit unserem Design auch ohne Probleme, beim 3ten 
lassen sich die FPGAs jedoch nicht per JTAG ansrpechen. (Sie tauchen im 
DeviceView nicht auf.) Genutzt wird Altium zusammen mit dem Altium 
JTAG-USB-Adapter.

Ich sollte nun dabei erwähnen, unser Leiterplattenhersteller hatte 
Probleme beim Bestücken, d.h. er hat einige Kurzschlüsse durch die 
Bestückung verursacht. Diese mussten wir per Hand entfernen, dabei 
mussten wir einige Kondensatoren runternehmen. Prinzipiell habe ich beim 
3ten Board aber alle Kondensatoren auch wieder bestückt.

Die Versorgungsspannungen sehen im Vergleich mMn. okay aus (Siehe 
Anhang).

Am Ausgang des ersten FPGAs habe ich jeweils mittels Scope gemessen 
(siehe Anhang). Man sieht schonmal, das sich beide Bilder unterscheiden, 
also muss bei diesem, oder dem nachgeschalteten schon was nicht stimmen, 
da TDO auf High-Pegel liegt.

Woran kann es noch liegen?

[Klaus T. (gauchi)]

Sind das BGAs? Es reicht doch, wenn ein einziger JTAG Pin nicht 
kontaktiert ist, damit beim Programmer nichts mehr ankommt?

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Karl Heinz schrieb:
> da TDO auf High-Pegel liegt.
Liegt der wirklich aktiv auf High-Pegel, oder floatet der so vor sich 
hin?

[Karl Heinz (Gast)]

Der liegt da konstant, verbinde ich meinen Testpunt hochohmig mit Masse, 
bleibt der Pegel weiter auf VCC.

[Uwe (Gast)]

Dann miss doch mal TDO nach VCC den Widerstand.

[Karl Heinz (Gast)]

1,86MOhm nach VCC
1,86MOhm nach GND

[Kest S. (kest)]

Hallo Karl Heinz,
solche Sachen kann man sehr schlecht remote debuggen. Du siehst ja, dass 
2 Boards funktionieren, also ist beim 3. irgendwas schief gelaufen.
Schick die Boards zu röntgen, alles andere ist Verschwendung Deiner 
kostbaren Zeit.

[Florian V. (Gast)]

Versuch erst mal, das Problem auf einen der 3 FPGAs einzugrenzen. Also 
testweise die TDO-TDI Verbindungen zwischen den FPGAs unterbrechen und 
dort jeweils Deinen JTAG-Adapter ranfädeln. Und das nacheinander für den 
ersten, zweiten, dritten FPGA.

[Karl Heinz (Gast)]

Das war auch meine nächste Idee, was ich aber zunächst verhindern 
wollte, da ich noch nicht weiß, wie ich die Versiegelung schonend 
entfernen sollte.

[Kan a. (Firma: Basta) (kanasta)]

Ich vermute eine kalte Lötstelle an TDO des zweiten FPGAs.

Wenn du es machst, wie Florian sagt, kannst du mit Testdaten näheres 
herausfinden. Hast du Zugriff auf die internen TDI->TDO-Verbindungen?