Hallo, weiß jemand ob ich unter einem Baustein vom Package MLF20 Durchkontaktierungen machen darf?
Prinzipiell ja, wenn die Durchkontaktierungen mit Lötstoplack überzogen sind. Praktischerweise würd ich bei dem Thermo-Pad in der Mitte keine machen, da es durchaus vorkommen kann, dass beim Löten dann der Lack runter geht. Bleibt also noch Durchkontakierung direkt auf bzw. vor/hinter (respektive nicht dort wo das Thermo pad sitzt) dem Pad sollte im allgemeinen auch reichen.
Hm, hab ich mir schon fast gedacht. Schade. Dann werd ich die Bahnen wohl irgendwie drumherumschleusen müssen. Wieviel Abstand zwischen den Leiterbahnen sollte ich bei einer Spannung von 3,8V und einem Strom von ca. 200mA einhalten?
8 mil reichen locker als Abstand, für 200mA sollten es auch 8mil Breite tun. MfG Falk
Diesbezüglich hab hier einen ganz netten Link: http://www.andus.de/Leiterplatten/Tabellen/Spannungsfestigkeit.htm Sollte so ugf. stimmen
Andus macht Dir die Vias auch komplett mit Kupfer wieder zu (plugged Via). Wenn Du unters Massepad eine 'normale' Durchkontaktierung setzt, saugt die das Lötzinn vom Pad. Lack drüber ist ja wohl in diesem Fall keine so gute Idee. Die Wärme soll ja weg übers Pad. Bei einer Mehrlagenplatine kannst Du ein Microvia setzen. Das ist vom Loch her dünn genug, damit nichts passiert. Gruß /XlR. [Axel Rühl]
Danke für die Tips! Hab jetzt unter dem MLF-Package nur Leiterbahnen verlegt, aber keine Durchkontaktierungen gemacht. Jedoch hab ich nun an manchen Stellen einen Abstand von nur 0,15mm zwischen Leiterbahn und Pad. Ist das zu wenig?
@Frank >Jedoch hab ich nun an manchen Stellen einen Abstand von nur 0,15mm >zwischen Leiterbahn und Pad. Ist das zu wenig? Das sind 6 mil, das ist die Grenze was gute PCB Hersteller können. MFG Falk
Ich weiß, aber würde der Abstand denn für die 3,8V und die 200mA reichen? Fertigen lassen muss ich das Ding eh, ob das jetzt ein paar Euro mehr oder weniger kostet ist egal......
Sorry, aber irgendwie kapier ich da was nicht: wie willst Du unter dem Bauteil denn noch Leiterbahnen führen?
@Frank >Ich weiß, aber würde der Abstand denn für die 3,8V und die 200mA >reichen? Ja. >Fertigen lassen muss ich das Ding eh, ob das jetzt ein paar Euro mehr >oder weniger kostet ist egal...... Naja, dawäre ich trotzdem vorsichtig. AFAIK gilt 6mil Track/Gap nur für Innenlagen bei Multilayer, bei Top/Bottom sind es meist 8mil. Warum willst du ausgerecht unter diesen IC Leiterbahnen legen? MFG Falk
Ein Hinweis: Ich weiß z.B. von Atmel Controllern im MLF Package, dass die Unterfläche des IC ein großes Gnd Pad darstellt! Nur dass Du es nicht übersiehst! (Ist uns so gegangen...)
Und bei den Atmel Controllern sollte man diese GND-Fläche auch bentzen, sprich mit Masse verbinden, sonst wundert man sich später über Phänomene die sich niemand erklären kann
> Warum willst du ausgerecht unter diesen IC Leiterbahnen legen? Weil die Platine nur 9x12mm groß ist und ich sonst keine Chance habe die Leiterbahnen woanders her zu legen. Hab aber nur auf der Top-Seite Leiterbahnen unter dem IC verlegt. Der IC selber befindet sich auf der Bottom Seite. Daa dürfte doch nichts passieren, oder? > Ich weiß z.B. von Atmel Controllern im MLF Package, dass die Unterfläche > des IC ein großes Gnd Pad darstellt! >Nur dass Du es nicht übersiehst! (Ist uns so gegangen...) Danke für den Tip, aber das hatte ich schon endeckt. Hab die Fläche mit Masse verbunden. Hab nun das ganze Layout nochmal neu überarbeitet, alle Bauteile neu plaziert und geroutet. Hab in den Design Rules nun Abstände jeder Art mit 8Mil und den Bohrungsdurchmesser mit 0,3mm angegeben. Denke das müsste bei den Spannungs- und Stromstärken reichen und von jedem Leiterplattenhersteller hinzubekommen sein? Nun hab ich noch ein Problem. Mir fehlt genau noch eine Verbindung. Die beiden Pads die verbunden werden sollen liegen genau übereinander(also das eine Top, das andere Bottom). Kann ich da ein Via direkt auf die Pads setzen. Oder ist das grundsätzlich "verboten".?
@Frank >Leiterbahnen woanders her zu legen. Hab aber nur auf der Top-Seite >Leiterbahnen unter dem IC verlegt. Der IC selber befindet sich auf der >Bottom Seite. Daa dürfte doch nichts passieren, oder? Ach sooooo. Na das ist ja ganz was anderes. Passt! >mit 8Mil und den Bohrungsdurchmesser mit 0,3mm angegeben. Denke das >müsste bei den Spannungs- und Stromstärken reichen und von jedem >Leiterplattenhersteller hinzubekommen sein? Ja. >beiden Pads die verbunden werden sollen liegen genau übereinander(also >das eine Top, das andere Bottom). Kann ich da ein Via direkt auf die >Pads setzen. Oder ist das grundsätzlich "verboten".? Nennt sich Via-in-Pad, ist der "letzte Schrei", naja, eher Hilfeschrei bei 0.5mm Pitch BGAs. Kann man machen, man sollte nur klären, ob das beim Löten nicht Probleme gibt. Einige Hersteller können das, andere nicht. Bei manueller Bestückung kein Problem. MFG Falk
Das klärst Du am bestenmit deinem Bestücker. Wenn Du die Sache mit der Hand lötest, ist es ziemlich egal. 9 x 12mm gefällt mir sehr gut. In diesen Dimensionen route ich auch zumeist. Zu den Abständen: Da kann man vorher nachfragen. 8mil ist zwar klasse, wenn Du noch überall vorbei kommst, 7mil stellt aber in der Regel kein Problem dar. Wenn Du vorher anrufst, gehen auch 6mil in den Aussenlagen. 0.2mm (wären dann 7.87mil) ist so standard bei den Poolaufträgen. Auf der anderen Seite kann man da ruhig einige Leiterzügen legen. Ich empfehle, das Massepad (unter Eagle?) mit der OPtion tStop=off anzulegen und als Lötstop nicht die gesamte Fläche zu definieren, sondern etweder 4kleine Rechtecke anzulegen oder grob schraffieren. Die Neusilberschablonen der Dienstleister (Bestücker) sind manchmal etwas zu dick. Gerade, wenn diese sonst nur Schaltschränke und große Sachen machen und denen die Erfahrung mit solch Kleinzeuchs (MLF,QFN usw.) fehlt. Ich spreche da aus eigener Erfahrung. Kurzschlüsse unterm Chip sind dann vorprogrammmiert. Leider sind auch die kleinen und auch die ganz kleinen Layouts immer noch 1.6mm dick, wenn man diese im Pool machen lässt. Sind dann mehr dick, als Groß. Viele Grüße und viel Erfolg XlR.[Axel Rühl]
>Nennt sich Via-in-Pad
Genau, oder als Option, die sicher niemand in unserem Sektor bezahlen
will, sog. "Plugged Via". da wird das Via wieder mit Kupfer gedeckelt
und ist nicht mehr zu sehen.
Ich habe hier so eine "TecnologieCD" vom LP-Hersteller, da sind die
ganzen tollen Sachen gut erklärt.
Danke! Bin jetzt soweit fertig. Habe die Massen mit Polygon über die gefluteten Flächen miteinander verbunden. Hoffe nur die haben alle Kontakt! Hab mal das Layout als Image angehangen. Jeweils Top und Bottom einzelnd und beides zusammen. Vielleicht kann mal jemand kurz drüber schauen und mir sagen ob die Massen alle verbunden sind? Wäre echt super, mitlerweile seh ich schon nix mehr;-) > Ich empfehle, das Massepad (unter Eagle?) mit der OPtion tStop=off > anzulegen und als Lötstop nicht die gesamte Fläche zu definieren, > sondern etweder 4kleine Rechtecke anzulegen oder grob schraffieren. Hab ich nicht ganz verstanden, kanst du mir das etwas genauer erklären? Und warum sollten da Kurzschlüsse entstehen?
Zieh ma besten noch ein Wire mit 0.3048 im Layer 42 (bRestrict) zwischen
Massepad und den Anschlussflächen um das Pad etwas kleiner zu gestalten.
Ist sonst zu Eng unterm Chip.
>Hab ich nicht ganz verstanden..
Hast Du ein SMD Pad definiert, oder einfach mit Masse aufgeüllt? Wenns
ein Massepolygon ist, dann zusätzlich zu den "Begrenzungslinien" im
Layer 42 noch ein Rechteck im Layer30 (bStop) aufdie Fläache zeichnen.
Falls es immernoch eine Massepolygon und KEIN SMD Pad ist:
Gibts Du das File NICHT als Gerber raus, sondern als *.brd kann es sein
(bei mir schon vorgekommen), das deren generierte Massefläche anders
aussieht, als bei Dir auf dem Monitor bzw. im Ausdruck.
Also ich schlage vor, das GND-Pad tatsächlich in der LBR als SMD-Pad
anzulegen und dafür zu sorgen, dass kein Lötstopmaske für das GND Pad
generiert wird, sondern diese selber zu zeichnen.
@Frank >Bin jetzt soweit fertig. Habe die Massen mit Polygon über die gefluteten >Flächen miteinander verbunden. Hoffe nur die haben alle Kontakt! Das kannst du sehr leicht selber prüfen. Einfach "Show" benutzen und ein Signal anclicken (das Auge in der Werzeugleiste). MfG Falk
> Hast Du ein SMD Pad definiert, oder einfach mit Masse aufgeüllt? Hab den Bereich unterm Chip einfach mit Masse aufgefüllt. Jetzt versteh ich was du meinst. Hab gerade noch mal im Datenblatt des Chips nachgeschaut. Da steht: > Bottom pad should be soldered to ground Heißt ja soviel das ich die leitende Fläche unterm Chip mit GND verbinden/verlöten soll. Also definier ich mir jetzt ein SMD Pad in der Größe der Fläche, pack das unter dem Chip und verbinde es mit GND? > dass kein Lötstopmaske für das GND Pad generiert wird, sondern diese selber > zu zeichnen. Wie mach ich das?
Frank >verbinden/verlöten soll. Also definier ich mir jetzt ein SMD Pad in der >Größe der Fläche, pack das unter dem Chip und verbinde es mit GND? Ja. Du kannst aber auch einfach die Massefläche lassen und im Lötstoplack ein "Loch" definieren (Layer bstop). MfG Falk P.S. "den" Chip, nur so am Rande ;-)
Hier ist mal das Package des Chips als Image. Was hat denn diese Einkerbung auf der rechten Seite zu bedeuten?
> P.S. "den" Chip, nur so am Rande ;-) Oh, seh ich auch gerade! Da waren die Finger mal wieder schneller als der Kopf...;-) > Du kannst aber auch einfach die Massefläche lassen und im Lötstoplack ein > "Loch" definieren (Layer bstop). Warum muss ich das Loch im Layer bstop definieren? Wird bei einem Via, egal wo ich das setze, nicht immer eine Lötstopmaske angelegt?
@Frank > "Loch" definieren (Layer bstop). >Warum muss ich das Loch im Layer bstop definieren? Wird bei einem Via, >egal wo ich das setze, nicht immer eine Lötstopmaske angelegt? Beim Via schon, aber du willst doch das gesamte Massepad verlöten, oder? MFG Falk P.S. Technische Zeichungen wie Schaltpläne und Layouts als PNG speichern. Ist wesentlich kleiner als JPG (weil selten 24 Bit benötigt werden) und ohne Kompressionsartefakte (ich meine dein board.jpg).
> Beim Via schon, aber du willst doch das gesamte Massepad verlöten, oder?
Du meinst ja das Massepad unter dem Chip. Ja das würd ich schon gern
ganz verlöten. Versteh aber nicht ganz wie du das meinst. Reicht es
nicht wenn ich einfach ein Via unter dem Chip setze, das ich als Masse
definiert hab?
@Frank >> Beim Via schon, aber du willst doch das gesamte Massepad verlöten, oder? >Du meinst ja das Massepad unter dem Chip. Ja das würd ich schon gern >ganz verlöten. Versteh aber nicht ganz wie du das meinst. Reicht es >nicht wenn ich einfach ein Via unter dem Chip setze, das ich als Masse >definiert hab? Dann hast die ein Via mit dem entsprechenden Loch in der Lötstopmaske. Du willst aber ein Rechteck in der Lötstopmaske, so gross wie die Kupferfläche unter dem IC. Dazu musst du ein Rechteck im Layer bstop zeichen. Nimm besser ein Polygon, das lässt sich besser anpassen/ändern. Dann kannst das gesamte Massepad anlöten. Ein Bild sagt mehr als tausend Worte. Siehe Anhang. MfG Falk
Ah, jetzt hab ich verstanden was du meinst. Dann könnte ich doch aber Via und Loch weglassen und nur ein Rechteck im Layer bstop über der gefluteten Fläche plazieren, das so groß wie das Massepad des IC's ist? Oder brauch ich trotzdem ein PAD oder Via?
@Frank >Ah, jetzt hab ich verstanden was du meinst. >Dann könnte ich doch aber Via und Loch weglassen und nur ein Rechteck im >Layer bstop über der gefluteten Fläche plazieren, das so groß wie das >Massepad des IC's ist? Ja. Hab ich ja auch so gemalt. >Oder brauch ich trotzdem ein PAD oder Via? Wozu? Bestenfalls wenn du noch GND auf dem TOP Layer hast. MFG Falk
>Nimm besser ein Polygon, das lässt sich besser anpassen/ändern.
Mit Crtl+move lässt sich auch ein Rechteck in seiner Größe ändern.
Nimm lieber kein Polygon als Massefläche, wegen der unterschiedlichen
Interpretation bei den Poollieferanten.
@Axel Rühl >Mit Crtl+move lässt sich auch ein Rechteck in seiner Größe ändern. Ahja, wieder was gelernt. >Nimm lieber kein Polygon als Massefläche, wegen der unterschiedlichen >Interpretation bei den Poollieferanten. ???? Ich weiss ja, dass es immer wieder HickHack mit Gerberfiles etc. gibt, aber in Prinzip sollten auch Gerberfiles bzw. andere Standardformate zur eindeutigen Interpretation von Polygonen funktionieren. Vor ein paar Tagen wollte ich drei kleine Platinen bei PCB-Pool bestellen (Gesamtfläche 100x160). Ohne Fräspauschale machen die das nicht, weil sie dann die Daten in eine Datei verrühren müssen. Mir dem GC-Prevue (leicht buggy) hab ich dann alle in eine Datei gefummelt. Mal sehen wie das reale Ergebnis aussieht ;-) MFG Falk
So, erst einem vielen Dank für die Unterstützung. Nachdem ist festgestellt habe, dass das MLF20 Package bei mir auch nicht passt(siehe Nachbartread) habe ich mir das Package neu erstellt. Hab mich dabei an dem Image von Axel orientiert und mein fertiges Image angehängt. Dazu hätt ich noch ein paar Fragen. Welche Rolle spielt die Rundung der SMD-Pads? Doch eigentlich keine wenn sie groß genung sind, oder? Ist die Lötstopmaske bei den kleinen SMD Pads zu groß? Und reicht das wenn ich den Pin1 des Bausteins mit Pin1 benenne und einen Kreis zur Orientierung setze?
@Frank >Dazu hätt ich noch ein paar Fragen. Welche Rolle spielt die Rundung der >SMD-Pads? Doch eigentlich keine wenn sie groß genung sind, oder? SMD-Pads sind ja meistens eckig. Aber so sollte es auch passen. >Ist die Lötstopmaske bei den kleinen SMD Pads zu groß? Und reicht das Denke nicht. eher zu klein, weil bei dem Pitch sowieso keine Stopmaske zwischen den Pads gedruckt wird (werden kann). >wenn ich den Pin1 des Bausteins mit Pin1 benenne und einen Kreis zur >Orientierung setze? Ist OK. MFG Falk
@Frank
>Also meinst du das kann ich so ohne Probleme verwenden?
Ja. Du bist aber sehr zöglich. No Risk No Fun!
MFG
Falk
Danke! ;-) Keine Lust auf unerwartete Überaschungen, wenn ich die schon im Vorfeld ausschließen kann. Gibt es denn noch einige Verbeserungsvorschläge?
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.