Forum: FPGA, VHDL & Co.


Fragen zur Anwendung von CPLD & FPGA, VHDL, Verilog usw.


Betreff Autor Antworten Letzter Beitrag
Hat einer gute Tutorials für FPGA? Matthias 46
is_x() in Synthese vs. Simulation Fpga I. 17
Cyclone V 5cseba6u23i7ndk testen Sven 7
externes Quarz synchronisieren / als Filter nutzen Andi 15
interne differentielle Signale Andi 5
Lattice IceCube2 nicht mehr kostenlos! Antti L. 23
Symmetrisches Audiosignal per XLR in DSP - 2 ADC Kombinieren für weniger Rauschen Daniel 2
Register initialisieren/Reset Ole W. 4
Quartus SSN Analyzer Antti L. 4
Ist die Intel/Altera MaxV ( CPLD) Software Intel Quartus Prime Lite Editi. Kostenlos? Roger P. 10
Wieviele Addition pro Takt Peter 10
Ampelschaltung Moritz R. 40
Buffer mit Enable in Verilog für CLB (PIC16F13145) Denny A. 3
EmbDev.net Verilog on GW1NZ-1 - why not work :-( Kajetan K. 1
VHDL Variablenüberlauf und Fehlerbehandlung Willi 7
Noise Shaper in VHDL Jens W. 62
Lattice IDDR/ODDR clocking Antti L. 6
HyperBus Ideen Gustl B. 79
RapidSilicon Gemini - Verzögerung! Antti L. 6
fehlende Symbole Actel Libero/Viewdraw Rick D. 2
1 kleines VHDL Rätsel Gustl B. 19
So schön können Rechenfehler sein Jürgen S. 65
AMD Versal gen 2 Antti L. 0
Pyratone II - Release Jürgen S. 26
Neue Audio-DSP Sprache im Anmarsch Rolf S. 2
Altera heisst wieder Altera Markus F. 30
Tool zur Zaehleroptimierung Martin S. 14
Harmonized FPGA Module: HFM Module standard Antti L. 2
4x /Sec Frequenzmessung, bug im code? Max 37
wird CLK über Verteilermatrix geführt ? Anton K. 7
Neue "CPLD-Serie" - PIC1613145 ;-) Klar P. 1
Python als Test-Umgebung für Simulationen Martin K. 12
DSP48 vs Multiplikation Der H. 15
EmbDev.net Vhdl project: mini-router Lucy 8
Lattice Diamond SW - Programmer Funktionieren die China Programmer bei Lattice XO2 Roger P. 6
AMD MicroBlaze V RISC processor Andi 16
Micro FPGA von TI :-) Vanye R. 12
ISE Webpack install unter Linux R. F. 2
Online Logiktest auf FPGAs: Wie wird die korrekte Funktion eines FPGAs im Feld sichergestellt? M. N. 16
1920x1200@60fps HDMI mit FPGA pins! Antti L. 5
VHDL bidirektionalen Switch modellieren M. Н. 54
Anregungen für eine FPGA Entwicklungsumgebung Leon B. 32
Problem bei Vivado-SIM - generic Andi 5
Verhalten von IOs bei Simulationen Bernd G. 12
Spartan Ultrascale+ Antti L. 10
Sekundenzähler auf zwei 7-Segment-Anzeigen Simon 15
Optimierung und Forumlierung paralleler Statemachines Bernd G. 26
Problem Programmierung ByteBlaster II vs. USB Blaster Mark W. 10
krumme Frequenzen aus 50Mhz erzeugen Wolfram F. 122
EmbDev.net Instantiate module in verilog Thiều Quang A. 1
VHDL-Code zu Schematic Felix 22