Guten Abend, ich prbiere schon eine ganze weile herum aber ich bekomme diese Latchwarnungen nicht weg. dabei ist es doch im grunde ganz einfach. sowohl meine variable y als auch start sollen latches sein. wenn ich das programm durch ein testbench mit modelsim simuliere, kommt genau das raus, ohne irgendwelche warungen was ich wollte .. was kann ich am quellcode verbessern und solche fehler wegzubekommen? meiner meinung nach kann hier kein latch auftreten..
1 | sw0_process:process(clk,sw0) |
2 | variable y:std_logic; |
3 | begin |
4 | if(clk='1' and sw0='1' and y='0') then |
5 | start<='1'; |
6 | elsif(clk='0')then |
7 | start<='0'; |
8 | y:='1'; |
9 | elsif(y='1' and sw0='0')then |
10 | y:='0'; |
11 | end if; |
12 | |
13 | |
14 | end process sw0_process; |