Forum: FPGA, VHDL & Co.


Fragen zur Anwendung von CPLD & FPGA, VHDL, Verilog usw.


Betreff Autor Antworten Letzter Beitrag
Altenpfleger ohne Programmier oder Deep Tec Kentnisse entwickelt EU AI Act Konformen Verylog und Pyt Benjamin E. 17
Formale Sprachen fuer Pipelining Martin S. 18
SD-Karte initialisiert sporadisch nicht auf älterem Embedded-System (ATmega + Spartan-6) Yannick F. 19
Aktueller CPLD Boris 44
Welche Quartus Version um Altera Max3032AL44 zu Prog. Leroy K. 4
Modularer Audio-Router mit FPGA-Crossbar – Konzept & Suche nach Co-Entwicklern Konstantin 18
EmbDev.net Hard Time with Accessing UFM Ahamad Mansoor 3
Genauer und schneller Sinus im FPGA Rolf 22
Sipeed Tang Nano 1K Level Shifter Wolfram F. 7
Tang Nano 4K, erste Versuche Michael K. 3
Reset mehrerer ISERDESE3 Gustl B. 20
VHDL 1993: Wie maximalwert eines Integer ranges aus Signal bestimmen M. N. 7
Artikel/Projekt Retrocomputing auf FPGA - Diskussion dazu Fpgakuechle K. 14
Agilex-5 programming fehler Antti L. 2
Latice Diamond (aktuelle V3.14)- kein ALDEC ACTIV-HDL Lattice Edition mehr dabei? Roger P. 1
Open-source FPGA development auf der Fosdem Rolf R. 1
Projekt "Open Logic Library" sammelt Geld Bradward B. 9
DCO Implementierung auf FPGA Halil E. 19
CGA->VGA Wandlung C. W. 20
[S] günstiges FPGA-Experimentierboard Marci W. 24
ForgeFPGA statt CPLD. Ein riesen Erforg für mich, keiner für die Menscheit. ;-) Nick 10
Generische Debug-Schnittstelle (Signaltap/ILA) über UART - gibt's das schon ? Roman D. 9
XC3S400 Ersatz Gustav G. 24
Cyclone IV BGA484 Pin Migration Joachim M. 2
Lattice Diamond Workflow in Jenkins Umgebung integrieren Stefan U. 2
AGM Microelectronics FPGAs Sigint 112 39
Problem mit vital.timing und vital.primitives Jens W. 11
Lattice Radiant Problem: MIPI DPHY IP Implementierung Ney 2
Spartan 6 Input Termination Verlustleistung David 5
Altera EPF10K100 support / Quartus9.0SP2 gesucht F. W. 6
Lattice Diamond: asynchrone Taktübergänge constrainen Rick D. 5
Lattice PCIe Sem/Web-inar Eho C. 7
Cyc IV GX refclock in Quartus Lite MAX 1
HW Link testen, auf datenintegrität, Frame loss Max M. 1
Vivado: Unused GPIO Pulldown sichtbar machen Fpga I. 5
Effizienz von MATLAB und HLS bei VHDL J. S. 35
Kostenlose Hands-On Workshops von Arrow zu Edge AI mit FPGAs Leon B. 1
OpenBench Logic Sniffer (OLS) Bitstream für Saanlima Pipistrello gesucht… Thomas K. 1
Open Source IDE, KI-Bibliotheken und Tools für KI auf FPGAs Leon B. 15
Lattice Diamon: Ressourcenverbauch detailiert aufschlüsseln Rick D. 2
Synchronisierung für FPGA Serdes David 15
EmbDev.net What memory it use? Rose L. 1
Projektverzug und Bugdichte in der FPGA-Entwicklung Bradward B. 70
IO constraints für asynchrone Inputs in Lattice Diamond Diode E. 5
CCD Kamera für Basys3, welche? Thomas S. 11
I/O Constraints Intel Max M. 4
Spartan 6LX9 TQ144 SPI Programmierung David 7
Renesas GreenPack Vanye R. 19
Intel TSE MAC+PCS alternative Max M. 1
CologneChip Gate-Mate FPGA, hat das schon mal jemand hier benutzt? Gerhard H. 17
std_logic_vector auf eigenen Datentypen zuweisen Jens W. 2