Problem mit tristate Bus

Das sagt doch alles:

Tri-state node(s) do not directly drive top-level pin(s)

Die Tristates müssen bis in den Toplevel wenn du extern was treiben 
willst.

Interne Tristates können die meisten (eigendl. alle neuen) FPGAs nicht, 
Quartus wandelt es in Logik um

Hi,

Das klingt ganz so, als wenn du innerhalb des FPGAs einen Tri-State Bus 
haben willst. Das geht nicht. Heutige FPGAs haben nur in den IO-Zellen 
Tri-State Buffer. Üblicherweise muss der internen Bus aufgetrennt 
werden.

Genau das ist ja mein Problem:
Wie kann ich Daten von einem Tristate-Bus in ein Register kopieren, wenn 
dieses aber nicht im Tristate sein darf?

1

fifo_wrdat <= AD;

geht eben nicht.

Ich beschreibe Tristates im Toplevel (und nur im Toplevel) immer so:

1

...

2

  port (

3

    data_pad : std_logic;

4

    ...

5

  );

6

...

7

  signal data_in     : std_logic;

8

  signal data_out    : std_logic;

9

  signal data_enable : std_logic;

10

...

11

  data_in  <= data_pad;

12

  data_pad <= data_out when data_enable = '1' else 'Z'; 

13

...

Alles was unterhalb des Toplevel liegt, muß mit den Signalen data_in, 
data_out und data_enable auskommen.

Duke

Danke viel mals, Duke!
Das hat mir wirklich weitergeholfen, kann jetzt ohne diese Warnings 
kompilieren und das Zielregister ist nicht mehr ständig 0xFFFF.

Kein Problem. Wir haben alle mal klein angefangen. Und wer gescheit 
fragt, soll auch 'ne gescheite Antwort bekommen.

Duke