Forum: FPGA, VHDL & Co.


Fragen zur Anwendung von CPLD & FPGA, VHDL, Verilog usw.


Betreff Autor Antworten Letzter Beitrag
Post-Map simulation mit ModelSim Anton K. 148
Ist die Intel/Altera MaxV ( CPLD) Software Intel Quartus Prime Lite Editi. Kostenlos? Roger P. 14
is_x() in Synthese vs. Simulation Fpga I. 21
Lattice IceCube2 nicht mehr kostenlos! Antti L. 28
Neue Audio-DSP Sprache im Anmarsch Rolf S. 3
Einfacher Feldbus für kleine FPGA Michi 17
HDL in Python / MyHDL die Zweite (unfertig) Martin S. 53
MAX10 IO Standards Max M. 19
Wer kann N82S153N brennen? Klaus F. 15
EmbDev.net Edge Detector in Verilog Asad Ur R. 4
FPGA Oszilloskop mit VGA Ausgang René D. 116
Forge FPGA, kostenloser eval kit Antti L. 53
Cyclone EP4CE115 DCT Ausschläge bei Nullstellen von Sinus Anselm D. 21
ModelSIM Fehlermeldung "Package requires a body" mässig erfahrener FPGA Wüstling 2
Mul Component aus coregen Anton K. 7
FPGA, AT17LV…. kopieren Matthias S. 8
Hochauflösende DC-Motor PWM / Sweep Mike 13
EmbDev.net Connecting 7 in 1 Soil Sensor with GW1NSR-4C using UART Jainesh 1
HyperRAM für AMD Antti L. 5
AMD Versal gen 2 Antti L. 1
externes Quarz synchronisieren / als Filter nutzen Andi 17
JTAG boundary scan komisches verhalten Antti L. 4
Datentyp initialisieren Max M. 4
interne differentielle Signale Andi 6
EmbDev.net Filtrer IIR VHDL VIVADO Lois 11
Python als Test-Umgebung für Simulationen Martin K. 13
Quartus SSN Analyzer Antti L. 5
LUTRAM Adresskollision Markus W. 5
Anfängerfrage- LatticeDiamond (XO2) - VHDL - 2 x architecture im Modul Roger P. 7
Symmetrisches Audiosignal per XLR in DSP - 2 ADC Kombinieren für weniger Rauschen Daniel 6
Hat einer gute Tutorials für FPGA? Matthias 47
Cyclone V 5cseba6u23i7ndk testen Sven 7
Register initialisieren/Reset Ole W. 4
Wieviele Addition pro Takt Peter 10
Ampelschaltung Moritz R. 40
Buffer mit Enable in Verilog für CLB (PIC16F13145) Denny A. 3
EmbDev.net Verilog on GW1NZ-1 - why not work :-( Kajetan K. 1
VHDL Variablenüberlauf und Fehlerbehandlung Willi 7
Noise Shaper in VHDL Jens W. 62
Lattice IDDR/ODDR clocking Antti L. 6
HyperBus Ideen Gustl B. 79
RapidSilicon Gemini - Verzögerung! Antti L. 6
fehlende Symbole Actel Libero/Viewdraw Rick D. 2
1 kleines VHDL Rätsel Gustl B. 19
So schön können Rechenfehler sein J. S. 65
Pyratone II - Release J. S. 26
Altera heisst wieder Altera Markus F. 30
Tool zur Zaehleroptimierung Martin S. 14
Harmonized FPGA Module: HFM Module standard Antti L. 2
4x /Sec Frequenzmessung, bug im code? Max 37
wird CLK über Verteilermatrix geführt ? Anton K. 7