Könnte mir bitte jemand skizzieren, wie man ein NIOS-System testbenchen kann? Wie kriege ich den Code in die Simulation eingebunden.
So wie jedes andere System auch? Benötigte Eingänge mit gescheiten Werten/Signalen belegen und die Ausgänge aufzeichnen/vergleichen (manuell oder automatisch). Wo hängt es denn genau? Rick
Im Prinzip richtig, wobei der "Eingang" eines Nios ja in erster Linie ein Software sein dürfte. Diese muss geschrieben, compiliert und als Memory-file ins RAM geladen werden. Die NIOS IDE macht das glaube ich, direkt.
Servus aus der schönsten Gegend im Süden. Das mit dem Code einbinden in der Simulation lässt einiges an Spielraum. Ich habe bisher nur mit dem Open Source von Lattice gearbeitet, aber vielleicht kann ich Dir trotzdem weiterhelfen, Liegt dein Programm Code innerhalb des FPGA? Ist er im internen FPGA Speicher abgelegt, dann sollte es für die Simulation kein Problem darstellen, da dieser Speicher auch in der Simulation bereits die richtigen Werte beeinhalten sollte. Verwendest Du einen Programm Speicher ausserhalb des FPGA? Dann musst Du in deiner Testbench dein imaginäres Board nachbilden. D.h. Du instantizierst dein FPGA und den Programm Speicher. Schreibst die Verbindungen zwischen FPGA und Speicher. Und last but not least auch eine funktionale Bechreibung des Programmspeichers. Aber mal ehrlich. Hasst Du mal überlegt, wie lange die Simulation eines Soft Prozessor Programmes dauert? Wenn Du Probleme hast, wäre nicht der Einsatz eine FPGA internen Logic Analyzers a la Reveal (mir fällt der Altera Name nicht ein ;-) ) nicht sinnvoller? Have Fun Lupi
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.