Moin,
ich habe in den letzten Wochen ein bisschen mit VHDL rumgespielt und
will jetzt mal was "richtiges" bauen, ein altes Laptop-TFT soll
angesteuert werden. 1024x768, 64Mhz Pixeltakt. Mit nem Blackfin DSP hab
ich das schon mal gebaut und es funktioniert, nun will ich es mit dem
FPGA (Xilinx Spartan-3A) versuchen.
Im scheitere aber schon an der Takterzeugung. Hab diverse von den
Takt-bezogenen Threads gelesen aber keine direkte Antwort auf meine
Frage gefunden. Fuer Hinweise waere ich dankbar:
Ich habe auf meinem FPGA-Evalboard einen 16Mhz Oszillator an einem der
Takteingaenge, den fuehre ich an einen DCM um ihn zu vervierfachen, den
CLKFX_OUT benutze ich als Takt fuer meine ganze Logik.
Nun will ich diesen Takt auch als Pixeltakt fuer den externen
LVDS-Treiber ausgeben. Wenn ich den Takt einfach an einen normalen
Ausgangstreiber anschliesse bekomme ich die Meldung
1 | WARNING:Route:455 - CLK Net:clk_64mhz_i may have excessive skew because
|
2 | 0 CLK pins and 1 NON_CLK pins failed to route using a CLK template.
|
Das Taktnetz an einen normalen Ausgang anzustoepseln ist also wohl keine
so gute Idee. Nun habe ich hier im Forum von DDR Ausgaengen gelesen die
man dafuer benutzen soll. Habe aber so auf Anhieb nichts weiteres dazu
gefunden. Stimmt das? Wie kann ich die in VHDL einbauen?
Hoffe das ergibt ein bisschen Sinn :-)
Sebastian