Hallo! Gibt es eine Möglichkeit, die coregen-lib des ISE 10.1 für ein Modelsim SE 5.7f zu compilieren? Problem a) Die für (das neuere 6.3) XE vorcompilierten Libs funktionieren nicht. Fehlermeldung "Unsupported library format". Problem b) Kompilieren über compxlib von Xilinx funktioniert nicht, Problem: In ISE 10.1 nur Modelsim ab 6.3 unterstützt. Problem c) Kompilieren der library .vhd sourcen innerhalb Modelsim funktioniert nicht, Fehlermeldungen über Syntax innerhalb dieser Dateien. Eventuell fällt jemandem eine Lösung ein? Markus
Entweder ältere Xilinx ISE nehmen die Modelsim SE 5.7f unterstützt oder neueres ModelSim nutzen. Was spricht gegen eine der beiden Varianten?
das ist zwar ein work-around, aber nicht unbedingt eine lösung
Hallo! Die Varianten andere Versionen zu benutzen sind zwar naheliegend, aber aus folgenden Gründen nicht anwendbar: Variante a) älteres ISE nicht möglich, da im vorliegenden Design mit coregen 10.1 erzeugte Module vorhanden sind -> brauch die kompilierten 10.1 Bibliotheken für die Simulation Variante b) neueres Modelsim SE(!!!) kostet eine Stange Geld Falls nun noch jemand vorschlagen sollte, das neueste Modelsim XE zu verwenden, geht auch nicht wegen Umfang des VHDL-Codes. Gibts noch andere Möglichkeiten?
Das mit den Syntax Meldungen erscheint mir merkwürdig. Wir haben selbst ModelSim 5.5 in der Firma und ich habe die Erfahrung gemacht, dass sich die Funktionalen Modelle wie UNISIM und coregen_lib (oder so ähnlich) normalerweise kompilieren ließen. Nur mit der SIMPRIM library gibt es schwierigkeiten, weil sie ModelSim 5.5 noch nicht die neuesten Vital-Modell unterstützt. Hast Du versucht, compxlib so aufzurufen, dass nur UNISIM und die coregen library compiliert werden? Das genügt für die funktionale Simulation. Eventuell könntest Du aus den Quelltexten der coregen library nur diejenigen Modelle compilieren die Du für deine Simulation brauchst. Mit etwas Glück hat Du dabei keine Fehler.
MW wrote: > Falls nun noch jemand vorschlagen sollte, das neueste Modelsim XE zu > verwenden, geht auch nicht wegen Umfang des VHDL-Codes. Wusste gar nicht, dass beim XE auch die Code-Größe beschränkt ist? Wo kann man das nachlesen? Dachte bisher immer, dass das halt kein Mixed-Code erlaubt und nur für Xilinx Bibliotheken geht.
@MW: Die Coregen-Sachen zu simulieren dauert eh recht lange (tausende FFs, die da wackeln). Eventuell seid ihr ja fit genug, um ein C-Modell von dem Block zu schreiben, das kann man bei den besseren ModelSims mit einbinden. @Christian R.: > Wusste gar nicht, dass beim XE auch die Code-Größe beschränkt ist? Wo > kann man das nachlesen? Die Meldung die man bekommt sieht ungefähr so aus: # ** Warning: Design size of 11249 statements or 2 non-Xilinx leaf instances exceeds ModelSim XE-Starter recommended capacity. Indirekt hier z.B.: http://www.mikrocontroller.net/articles/ModelSim#Kommerzielle_Versionen Duke
MW wrote: > > Problem c) Kompilieren der library .vhd sourcen innerhalb Modelsim > funktioniert nicht, Fehlermeldungen über Syntax innerhalb dieser > Dateien. Was für Fehlermeldungen sind das denn? Ich habe auch einmal versucht die XilinxCoreLib per Hand zu kompilieren, da gab es aber nur Probleme mit der Abhängigkeit von Packages. Mit Fleiß und spicken in dem compxlib-Skript bekommt man das aber hin. Tom
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.