Hallo! Ich brauche eine einfache möglichkeit um zwei Verknüpfungen zu realisieren: Y=A*B X=not(A)*B Die Signale (A und B) kommen von einem PWM Controller und einem Komparator. Schaltzeit sollte 50ns nicht überschreiten. Einen IC möchte ich nicht verwenden, daher dachte bei der UND-Verküpfung an Diodenlogik. Die Inversion mit einem Transistor inverter. Doch 0,7V der UND-Diode plus die 0,2V UceSAT sind wahrscheinlich zu hoch für eine Nachfolgende Schaltung (Gate Treiber der auf TTL reagiert). Vieleicht geht es sich mit einem MOFET aus? Vorschläge wie ich diese Logik mit möglichst wenig Bauteilen realisieren soll? MFG
Weis niemand wie man eine UND Verknüpfung und eine Inversion einfach realisiert?
Dann nimm Schottky oder noch besser Germanium Dioden...
Hi >Weis niemand wie man eine UND Verknüpfung und eine Inversion einfach >realisiert? Das ganze nennt sich DTL (Dioden-Transistor-Logik)->Gurgel. UND: Jeder Eingang eine Diode mit Katode zum Eingang. Alle Anoden zusammenschalten und mit Widerstand an Plus. Anoden sind Ausgang. Negator: Transistor. MfG Spess
Nehm einen entsprechend verschalteten 4-Nand-SMD Logic Baustein ... ist kleiner, billiger, genauer und braucht weniger Strom.
Bau Dir das Ding aus drei Singlegates und alles wird gut.
Soso, Dioden, pullups, pulldown, einen übersteuerten Transistor in Emitterschaltung als Inverter, das ganze mit <50ns Schaltzeit, selbstverständlich auch identisch in alle Schaltrichtungen. Und nach 1h rumbröseln, dass noch keiner geantwortet hat. Mit IC willst du nicht - es könnte sein, dass es ohne nicht geht?
Hallo! ja ich weis dass das DTL ist... Für langame Sachen ist Diodenlogik schon praktisch. Für die <50ns musste ich die Pull-widerstände jedoch so ungut niederohmig machen. Hab jetzt einen 4fach NAND Baustein und MOSFET-Inverter eingesetzt.. Wollte wohl zu viel vereinfachen....
HallO! Wieder Probem: Der Inverter ist zu langsam, hab ein logic level FET BSS123, in na klar Emitterschaltung;) Das abschalten ist zu langsam. Basiswiderstand wird keiner verwendet da die Quelle genug impedanz hat. Wie beschleunige ich das abschalten? Ein niedrigerer Drainwiderstand? Im prinzip soll ja die DS Kapazität schneller geladen werden. Der Widerstand hat schon 1k. Vorschläge? MFG
Fralla schrieb:
> Vorschläge?
Nimm ein 4-fach NOR statt eines 4-fach NAND. Damit kannst du beide
Gleichungen realisieren, und brauchst keinen zusätzlichen Inverter (wenn
ich mich so auf die Schnelle nicht vertan habe).
@Fralla
> hab ein logic level FET BSS123, in na klar Emitterschaltung
Ja ne, is klar.
Emitterschaltung mit nem FET? okay.
@Sack: Das Zwinkerzweichen nicht gecheckt? Wie würd es mit einem 4fach-NOR würde gehen? (ich komm auf 5 NOR), leider sowiso ist eine dritte Eingangsvariable dazugekommen. jetzt ist es: Y = A*B*not(C) X = A*not(B) + A*C Welche ICs also Verknüpfungen würdet ihr da nehmen? Ich komm auf 4 NAND für X=not(not(A*not(B))*not(A*B)), aber Y bekomm ich nicht vereinfacht (auf nur NOR oder NAND). Wie macht man Grundsätzlich einen diskreten Inverter schneller? MFG
Fralla schrieb:
> Wie würd es mit einem 4fach-NOR würde gehen? (ich komm auf 5 NOR),
Mit zwei NORs A und B invertieren. Mit dem 3. NOR NOT-A und NOT-B
verbinden macht Y, und mit dem 4. NOR A und NOT-B verbinden macht X.
(Natürlich bezogen auf die ursprünglichen Gleichungen)
Ja für Y braucht man 3 NOR. aber für X bracht man 2 denk ich. Mit 1. NOR B invertieren, dan A und not(B) mit dem 2 NOR invertieren. Aber wie vereinfach ich das neue Y? MFG
Fralla schrieb:
> Ja für Y braucht man 3 NOR. aber für X bracht man 2 denk ich.
Ja, aber ein NOR kannst du für beide verwenden, nämlich das, um NOT-B zu
generieren. Macht also zusammen 4.
Fralla schrieb:
> ???
X = NOT-A NOR NOT-B
Y = A NOR NOT-B
Sieht auf den ersten Blick nach 5 NORs aus, aber NOT-B steht in beiden
Formeln, also benutzt man ein NOR um NOT-B zu bilden, und dieses NOT-B
benutzt man dann in beiden Formel, macht insgesamt dann nur 4 NORs.
Danke, jetzt check ichs. Die neuen Verknüpfungen sind jetzt Y=A*B*not(C) X=A*not(B) + A*C (+ bedueted OR und * AND) Also X hab ich auf so vereinfacht: X=not(not(A*not(B))*not(A*C)), 4 NAND nur bei den 3 AND von Y tu ich mit schwer, kann jemand Y vereinfachen?
Das sollte dir zukuenftig weiterhelfen: http://de.wikipedia.org/wiki/Karnaugh-Veitch-Diagramm Ich habe frueher meine Hausaufgaben selber gemacht..
Klugscheißer! was glaubst wie ich auf die beiden gleichungen gekommen bin? War ursprünglich komplizierter. Nur hab ich Probleme beim umformen mit De Morgan. Vielleicht hat jemand einen konstruktiveren Beitrag... MFG
Zur Erinnerung, du bist auf die vereinfachten Gleichungen gekommen, weil dir hier im Forum einiger Leute kraeftig unter die Arme gegriffen haben. Wenn du KV und DeMorgan komplett verstanden haettest, waere hier kein Beitrag von dir.
Du brauchst mich an nichts erinnern. Ich weiß was ich mit KV vereinfacht habe, die neuen Gleichungen sind vereinfacht, eifacher wirst auch du sie niemals bekommen! Das ich mit dem De Morgan herumrechnen Probeme habe weis ich, dehalb frage ich. Aber du kannst dich raushalten. MFG
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.