Hi an alle, ich habe soweit mein erstes Layout fertig. Die Schaltung funktioniert auf einem Bread-Board. Das PCB möchte ich gern herstellen lassen. Es wäre nett, wenn die Profis hier einen Blick darauf werfen könnten. Das Attiny26 Board hat folgende Features: 1 Reset-Button, 1 General Purpose Button, 1 blaue LED, 8 Low Current LED und 7-Segment-Anzeige angesteuert über kaskadierte Shift-Register, 1 Piezoschallwandler. Zum Üben war mein Ziel, die Platine ohne Vias hinzubekommen. Am Anfang kann's entmutigend sein. Fragen: Ist das Restring OK? DRC-settings: min = 10mil, 40%, max = 20 mil. Was nehmt ihr da üblicherweise? Muss ich das Layer 42 (Milling) wegen dem Jack-Connector bei der Erzeugung der Bohrdaten auswählen? Wie macht ihr das? Es sind Rechtecke im Layer 42 (CNC-Fräser-Daten zum Schneiden der Platine) beim Jack-Connector eingezeichnet. Soll ich eine Massenfläche auf die Bottom-Seite anlegen? Wozu wäre die gut? Was könnte ich besser machen, ich bin ziemlich unerfahren im Gebiet. Für alle Vorschläge bin ich offen. Danke im Voraus, Grüße.
hier nochmals: Schaltplan, Top- und Bottom-Seite vom Layout.
mach es in SMD dann wird die Platine nur halb so teuer ;-)
Ich habe mir mal das Layout angesehen (laykout.png) Die Stromversorgung ist ein Problem. Zu dünne Leiterbahnen, keine Massefläche, zu lang. Auch sind die Abblockkondensatoren C1, C2 und C3 suboptimal angeordnet. C2 ist zwar in der Nähe des VCC-Pins von IC2 angeordnet, der GND-Anschluss aber geht irgendwohin, nur nicht in die Nähe des GND-Pins von IC2. Die Führung der Masse-Leiterbahn am oberen Platinenrand, gerade in der Umgebung von LED0 sieht merkwürdig aus. Soll die mit der senkrecht geführten Leiterbahn rechts oben verbunden sein? Das kann ich wg. Bestückungsdruck in Deinen Bildern nicht erkennen. Was soll C6 da machen? Warum ist der mit der Stiftleiste JP3 verbunden?
und sone Platzverschwendung wegen der Vorwiderstände der LED ein kleiner Widerstandarry hielft hier wunder
Ich vermute mal, der Plan ist über C6 den Takt auszukoppeln!?
Hab mir nur die Komplettansicht angesehen. Für mich sieht es so aus, als ob von JP3 auf dem Bottomlayer eine Leitung weggeht (sieht nach Masse aus) Genauer: JP3, JP4 und JP5 sind am Bottom Layer durchverbunden und da geht dann auch die Leitung weg, die zum 2.ten Quarzkondi führt. Schlau find ich die Lösung nicht. Vor allen Dingen weil 2 mm neben dem Massepin des Kondensators eine GND-Leitung auf dem Top-Layer vorbeiführt.