Forum: FPGA, VHDL & Co. FPGA VHDL Zähler Takt zu lang

von Vi-ta-lee U. (uv-777)

05.06.2009 16:31

Lesenswert?

•

Hallo,

kann man den dargestellten Zähler anders aufbauen?

Er soll nur einen kurzen Impuls am Ausgang bei bestimmter Frequenz 
erzeugen. Momentan ist mir die Länge des "OUT" Impulses zu lang (2 CLK 
Takte).

Wie kann man das Problemchen lösen? (Eingabe = Eingang)

Vielen Dank!

process (CLK, Reset) 
   if Reset='1' then
  Puffer<='1';
  zahl_a <= (others => '0');    
  elsif CLK='1' and CLK'event then
        if Puffer='1' then
          zahl_a <= zahl_a + 1;      
          if zahl_a = Eingabe then 
          Puffer<='0';  
          end if;
          zahl_b <= "0000"; 
          zahl_b <= zahl_b + 1;
          if zahl_b = "0001" then 
          Puffer<='1';
          end if;
          zahl_a <= "0000";
        end if;      
  end if;
end process;
Out <= not Puffer;

Beitrag melden Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Markierten Text zitieren Antwort Antwort mit Zitat

Re: FPGA VHDL Zähler Takt zu lang

von mac4ever (Gast)

05.06.2009 18:21

Lesenswert?

•

▲
▼

process (CLK, Reset) 
   if Reset='1' then
  Puffer<='1';
  zahl_a <= (others => '0');    
  elsif CLK='1' and CLK'event then
    Puffer<='1';
    zahl_a <= zahl_a + 1;      
    if zahl_a = Eingabe then 
      Puffer<='0';
      zahl<="0000";
    end if;
  end if;
end process;
Out <= not Puffer;