Hallo, der Xilinx FPGA XC3S500E treibt mich langsam aber sicher in den Wahnsinn. Möchte den Baustein über einene SPI-Flash (M25P80) konfigurieren (M0 auf 3,3V, M1 und M2 fest auf Masse). Als Modus wurde "fast read" (VS 1 1 1 ) eingestellt. Das Flash soll über einen Mikrocontroller beschrieben werden. Per Impact wurde ein *.bin File erzeugt und durch den µC ab Adresse 0 in das Flash geschrieben (Daten kammen richtig an, wurden überprüft). (FPGA wurde durch PROG_B-Pin stillgelegt) Sobald die Konfiguration im Flash steht, zieht der µC INIT_B auf Low und lässt anschließend erst PROG_B und dann INIT_B los ( Pullups auf 2,5V). FPGA fängt dann an zu takten, auf der MISO-Leitung werden Daten geschickt. INIT_B ist immer high, das FPGA taktet und taktet und hört damit nie auf. Es macht den anschein als würden immer wieder die gleichen Daten kommen. Hat irgendwer eine Idee was falsch ist, konnte leider nichts passendes dazu im Netz finden. Ist das BIN Format das falsche Format, muss ich ein anderes nehmen und konvertieren?
hast du bit reverse in byte schon gemacht? ist immer wieder das man es vergisst oder dann einmal zuviel macht Antti
Hallo, erst mal danke für den Tip. Nach langem rätseln wurde das Problem gefunden, die Taktseitung war zu lange, und das hat den Xilinx durcheinander gebracht. Ein paar Widerstande an der Clock-Leitung und nun konfiguriert er reibungslos.
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.