Hallo an Alle, ich bastel gerade an einem Verpolungsschutz für meine Platine. Dazu verwende ich den FDS6679. Die Eingangsspannung (+12V) liegen am Drain des P-Channel FET's, Ausgang ist Source und das Gate habe ich direkt auf Masse gelegt. Leider stelle ich fest, dass am Source bei richtiger Polung nur eine Spannung von 0,5 Volt anliegt. Mache ich etwas grundlegendes falsch oder eignet sich der FDS6679 nicht als Verpolungsschutz? Lieben Gruß, Christoph
Schaltplan ? Prosa ist mir zu undefiniert. Auch wenns bloß 3 Pins sind. Sind schon 2 zuviel.
Hallo, danke für deine Antwort. Ich hoffe der Schaltplan hilft dir weiter...
Fehler gefunden, ich habe wohl beim Löten den FDS6679 zu heiß gemacht und der ist dabei kaputt gegangen.
zu heiß gelötet? eher zu lang mit dieser Temperatur!
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.