Ich möchte meinen Takt in einem Coolrunner CPLD verdoppeln. Im Datenblatt steht, das dies mit der DualEdge Funktion (Bibliothek FDDCPE) möglich ist. Wie nutze ich die richtig in VHDL?
> Ich möchte meinen Takt in einem Coolrunner CPLD verdoppeln. Wozu? Du kannst damit die Abtastrate der FFs bei Coolrunner II CPLDs verdoppeln, nicht die Taktfrequenz an sich. So z.B.
1 | entity CR2RFE is |
2 | Port ( clk : in STD_LOGIC; |
3 | rechteck : out STD_LOGIC); |
4 | end CR2RFE; |
5 | |
6 | architecture Behavioral of CR2RFE is |
7 | begin
|
8 | process (clk) begin |
9 | IF (clk'event and clk = '1') THEN |
10 | rechteck <= '1'; |
11 | ELSIF (clk'event and clk = '0') THEN |
12 | rechteck <= '0'; |
13 | END IF; |
14 | end process; |
15 | end Behavioral; |
rechteck_out toggelt hier mit genau der selben Frequenz wie der Takt.
Da ich an er Quelle nur die halbe Taktrate zu Verfügung habe. Danke für die Auskunft
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.