hallo,
ich verwende die ISE 10.1 von Xilinx und auch deren FPGA. Hab hier mal
einen Teil aus meiner FSM, um Daten aus dem Block RAM des FPGA zu lesen.
Der Code-ausschnitt funktioniert so, jetzt wollte ich eure Meinung
wissen ob das vom Beschreibungsstiel her passt, oder ob es bessere
Möglichkeiten gibt.
1 | when addrgen =>
|
2 | ain_s <= firstaddr;
|
3 | ramaddr <= firstramaddr;
|
4 | state <= addrinc;
|
5 |
|
6 | when addrinc =>
|
7 | ain_s <= ain_s + 1;
|
8 | state <= read;
|
9 |
|
10 | when read =>
|
11 | ram(ramaddr) <= din;
|
12 | ramaddr <= ramaddr + 1;
|
13 | if ramaddr >= lastaddr then
|
14 | state <= nextstate;
|
15 | else
|
16 | state <= addrinc;
|
17 | end if;
|
Danke im Voraus.
mfg
kr2