hallo,
ich habe hier folgenden code in meiner testbench:
1 | sys_clk : process is
|
2 | begin
|
3 | sysclk33M <= '0', '1' after T_sys;
|
4 | wait for 2*T_sys;
|
5 |
|
6 | end process;
|
ich möchte nun aber, dass dieses signal eine bestimmte zeit später
startet. also eine bestimmte phasenverschiebung.
leider fällt mir nichts ein wie ich das machen soll. habe es schon mit
einem enable signal versucht welches z.B. nach 7 ns aktiv wird.
allerdings bringt das nichts, weil das signal bei 15ns trotzdem wieder
toggelt. habe einen 33Mhz takt. also T_sys = 15ns.
wie kann man sowas machen??
mfg
Andi