Hallo Leute! Zur Zeit verwende ich das ML401-Eval-Board (XC4VLX25-FF668-10C). Im FPGA ist ein Microblaze-Prozessor eingebettet. Ich möchte jetzt sehr gerne auf einen Virtex5-FPGA umsteigen, den XC5VSX50T. Ein Eval-Board hat es mir diesmal nicht angetan, weil der Hersteller seine Preise ändert wie er möchte, weil ich von den elektronischen Einheiten auf dem Board nur 1% benötige. Aus diesem Grund dachte ich mir, dass es großartig wäre, wenn wir einen Thread eröffnen, welcher die Erfahrungen, Tipps und anderes Know-How rund um die Erstellung des Stromlaufplans mit FPGAs enthält. Vom Stromlaufplan zum Layout ist es dann noch ein anderer Schritt. Die Frage ist jetzt, wie soll man beginnen, welche Datenblätter beinhalten Infos für eine Stromlaufplanerstellung, also, welche Pins muss man an den FPGA anschließen, damit er funktioniert, welche Flashbausteine und Speicher könnt ihr mir empfehlen, wie ist die beste, grundsätzliche Vorgehensweise? Ich danke euch im Voraus für eure zahlreichen Tipps und hoffe, dass dies ein Thread wird, den noch viele andere nach mir als sehr hilfreich und lohnenswert für ihren Eigenbau ansehen werden. Schöne Grüße Martin
Nun ja, ein Virtex 5 ist ja zumindest schonmal ne sportliche Aufgabe
Ganz ehrlich, nimm das Board hier: http://www.xilinx.com/products/devkits/HW-V5-ML506-UNI-G.htm Du findest ja nichtmal die Xilinxschematics... und preislich sind die EvalBoards schon ok. Und wenn du dich wirklich ins PCB-Design einarbeiten willst (was ja prinzipiell eine gute Idee ist), dann fang mit was einfachem an, aber nicht mit einem 6+ Layer Board und einem 600+Euro FPGA. Gruss Jochen
Prinzipiell alles machbar, aber nicht für einen Anfänger geeignet. Wenn doch erforderlich, nimm den Schaltplan vom Xilinx Demo-Board und übernimm die Sachen, die du brauchst. Am FPGA sollten grundsätzlich alle GND und VCC Pins belegt sein. Dann hast du noch die ganzen Spannungen, die du bereitstellen musst. IO-Spannung natürlich auch abhängig von deinen Komponenten. Sehr schön machen die die µModule Schaltregler von LT, gibts auch gleich als Doppel-Regler. Flash, naja, kommt drauf an. Für eine normale Anwendung, bei der es weder auf schnelles Booten, noch auf Ausleseschutz noch auf extreme Langlebigkeit ankommt, reicht ein SPI-Flash. Hat den Charme, dass man die Firmware aus der Firmware heraus updaten kann. Für ein PCI(e) Design zum Beispiel nicht anwendbar, weil das Booten zu lange dauert. Da brauchst einen parallelen Flash. Platform Flash hat den Vorteil, dass man ihn gegen Auslesen schützen kann, wenn man dann noch verschlüsseltes Bitfile macht, hat man schon ein Stück Sicherheit. Kommt immer drauf an, was es werden soll. Platine wurde ja schon gesagt, wird mindestens 6 Lagen brauchen, bei einem großen BGA eher mehr, irgendwie müssen ja die 400...500 oder mehr IOs unter dem BGA hervorgezogen werden. Bei SDRAM müssen die Leitungen die gleiche Länge haben, die CLK-Leitungen am besten impedanzkontrolliert. Generell ein Firmware/Platine Co-Design, manche Sachen (CLK liegt ungünstig oder so) fallen einem erst beim Design auf die Füße, wenn die Constraints nicht eingehalten werden können.
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.