Ich möchte zum Beispiel mit zwei µCs den selben Speicherchip benutzen. Wenn beide gleichzeitig den Chip abfragen funktionierts aber nicht. Also müssten die Zugriffe nacheinander ausgeführt werden. etwa so: µCa->lock( memory ) µCa->write( memory ) µCa->unlock( memory ) µCb->lock( mem ) µCb->read( mem ) µCb->unlock( mem ) µCa->lock( mem ) & µCb->lock( mem ) µCa->write( mem ) µCa->unlock( mem ) µCb->read( mem ) µCb->unlock( mem ) Ich möchte aber vermeiden, daß die Chips per ÜRTÄ vorher ausdisktutieren wer nun gerade den Speicher benutzen darf und wer nich. Gibbet da vielleicht ein DIP8 single Chip Hadware Mutex Lock oder doch nur ein Dual Interface Memory Controller? Oder oder beide µCs mit demselben Takt und dann einen 74LSXXX? gruß, moritz
Was soll da ein DIP8 ? Du mußt den kompletten Adreß-,Daten-,Steuerbus multiplexen, also für 32kB sind das allein 3*(15+8+2) = 75 Pins. Sonst ist nur ein Software-Handshake die einzige Möglichkeit wie Du es schon beschrieben hast. Peter
wie oben gesagt endweder per hardware mit umschaltern oder per software mit zwei portpins wo du einen vorher kontrollierst und den 2ten pin nutzt du dann um den speicher als busy nu markieren
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.