Habe ein VHDL Modul zur Kommunikation mit dem Audio Codec des Altera DE1 Bords geschrieben und stelle mir nun die Frage wie man die Funktionalität im System (Simulationen sind OK) sinnvoll testen kann. Hat hier jemand einen guten Vorschlag ? Vielen Dank, Lars
Wenn der Codec Ein und Ausgang hat, machs doch einfach so : Eingangssample auf Ausgang legen und gut is :-) Also Quasi das Audio-Signal durchschleifen. Evtl noch um ein oder zwei Bits nach rechts schieben, dann haste eine einfache Lautstärkeeinstellung (in 6db Schritten). So hatte ich damals meinen Codec bzw mein Interface für den Codec getestet.
Oder umgekehrt: Auf dem DAC was raus und in den ADC rein. Mache ich bei allen neuen Karten, um DAC und ADC-Pfade zu kalibrieren. So bekommt man den gain-offset gut weg. Zum Testen des Rauschens und eventueller Fehler bei Übernahmen einfach die Differenz zwischen gesendetem und empfangenem Signal (unter Berücksichtigung der Latenz!) bilden und minimieren.
@Jürgen Das wird aber denke das Testen schwieriger, allein schon weil man die 24bit des ADCs ja auch irgendwie darstellen muß. Außerdem braucht man ja noch ein Pattern mit dem man den DAC füttert. Zum Abgleich und Kalibrieren denke ich ne prima Sache. Aber ist nicht mal eben so gemacht, oder ? :-)
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.