Eagle Clearance Fehler

[Stefan K. (oxid)]

Hallo zusammen

Ich layoute gerade eine Platine die ich dann bei Leiton fertigen lassen 
will.
Design Rules sind von der Leiton Website.
Ich habe die GND und AGND Fläche mit je einem Polygon überzogen und 
erhalte jetzt an einem Punkt einen Clearance Fehler und weiss nicht 
wieso.
Wohl weil die Polygon Linie durch das Pad des ICs geht, aber wieso auf 
beiden Seiten und nur bei diesem Pad und nicht auch weiter unten rechts?
Wenn ich Ratznest durchführe wird die Fläche gefüllt und die Linie ist 
verschwunden. Der Fehler aber weiterhin vorhanden.

Kann ich den Fehler ignorieren, oder weiss jemand was da nicht stimmt?

Danke Gruss Steff

[Ano N. (erde)]

hi,

wenn du es noch nicht versucht haben solltest, ich vermute du hast unter 
dem pad noch eine andere leiterbahn... möglicher weise noch die von vor 
der umbenennung. dazu kannst du das ic verschieben um zu gucken ob da 
was drunter ist...

mal eine andere frage, wie hast du die leiterbahn zum via hin 
verbreitert???
die leiterbahn gleicht sich dem via durchmesser an. ich kenne die 
funktion bei eagle nicht. kannst du mir sie verraten?

grüße

[Tom K. (ez81)]

Wer einen schwachen Magen hat, sollte obigen kothaltigen Link meiden. 
Zur Sache ist dort nichts.

[Stefan K. (oxid)]

Unter dem Pad ist leider keine andere Leiterbahn, das habe ich auch 
schon vermutet. Wenn ich beide! (Layer 1 und 16) Polygonlinien dort weg 
ziehe verschwindet der Fehler.
Schiebe ich eine Linie wieder zurück kommt der Fehler wieder!?
Ich werde das glaub einfach mal ignorieren, was anderes fällt mir im 
Moment nicht ein.

Das sind Teardrops, findest du in der ulp Libary unter teardrops2.ulp
http://www.cadsoft.de/cgi-bin/download.pl?page=/home/cadsoft/html_public/download.htm.de&dir=eagle/userfiles/ulp

Greez Steff

[Michael H. (michael_h45)]

Ich kann den Fehler absolut nicht reproduzieren. Und wenn das Polygon 
noch so schön durch Pad-Ursprung und Leiterbahn-Ende läuft...

Ich hätte auch auf ein Stück verwaister Leiterbahn getippt.
Was passiert, wenn du die Leiterbahn zu dem Pad mit RipUp bearbeitest 
und den IC danach verschiebst? Kommt auch da kein Stück leiterbahn zum 
Vorschein?

Ich nehme an, die Eagle-Files willst du nicht raufladen?

[Guido C. (guidoanalog)]

Hallo,

hast Du die anderen Layer an der Stelle bereits untersucht?

Mit freundlichen Grüßen
Guido

[Stefan K. (oxid)]

Ich habs jetzt herausgefunden.
Der Fehler kam nicht vom Pad sondern vom anderen GND Polygon links 
davon, dort wo es den 45Grad Knick macht. Wegen dem Knick ist die Linie 
dort wohl ein paar mil näher an der AGND Linie und darum gibts den 
Fehler.
Ich hab die Linie ein wenig nach rechts verschoben und jetzt ist alles 
plaetti.

Danke an alle für die Hilfe.

Greez Steff