Eagle Drill Size Error DRC selbst bei Drill 0 mm

[Dominik (Gast)]

Morgen!

Ich bin gerade dabei eine Platine zu erstellen und habe gestern ein paar 
Vias gesetzt sowie den DRC mit den Einstellungen von PCB-Pool 
ausgeführt, alles ok! Heute legen ich neue Leitungen mit Vias und es 
gibt Probleme mit der Drill Size (nur bei den neu verlegten Leitungen!). 
Die Leitungen habe ich jeweils auf gleiche Weise verlegt mit linkter 
Maustaste gesetzt und mit mittlerer Maustaste den Layer gewechselt... 
Setze ich ein Via ohne Leitung gibt es für dieses Via keine 
Fehlermeldung beim DRC. Woran kann das liegen?

Selbst wenn ich im DRC die Drillsize auf 0 mm stelle gibt es den 
DRC-Fehler.

Gruß dominik

[Dominik (Gast)]

So und Width verursacht auch Probleme obwohl ich Netzklassen angelegt 
habe und die Breite der neuverlegten Leitungen auch nicht unterschritten 
wird.

[whatthe (Gast)]

vielleicht hat es dir deine design rules verworfen, ist mir mal passiert 
als mein pc abgestürzt ist beim arbeiten. schau doch da noch mal nach. 
und dann schau nochmal deine eingestellten viadurchmesser und 
leiterbahnbreite an.
mehr fällt mir leider dazu auch nicht ein.
mfg

[miko l. (miko-la)]

Wenn es beim einen meckert und beim anderen nicht, dann bleibt 
eigentlich nur:
- die "alten" Vias von gestern vielleicht gestern irrtümlich schon im 
DRC gebilligt?
- oder bei den Netzklassen, die du ja benutzt, ist dir etwas 
durcheinandergeraten. Vielleicht versehentlich einem Signalnamen die 
falsche Netzklasse zugewiesen?

[Dominik (Gast)]

und wie mache ich das? :)
Also das DRC-File habe ich über den entsprechenden Menüpunkt neugeladen, 
es steht auch überall was drin (z. B. bei Size -> Drill 0.3 mm).

Ich glaube das Eagle ist schon im Wochenende, meine in den Klassen 
angelegten Leiterbahnbreiten übernimmt der beim manuellen Routen auch 
irgenwie nicht mehr... würg

[Dominik (Gast)]

Übrigens ERC meldet Schaltplan und Layout sind konsistent und im .dru 
sind auch die richtigen Angaben enthalten. hmm braucht Eagle vielleicht 
Adminrechte?

[Jens M. (Gast)]

Hast du mal mit der Design Rules Datei von PCB-Pool getestet?

[Dominik (Gast)]

Hallo Jens Martin,

ja habe direkt die .dru Datei von PCB-Pool genutzt (nichts eigenes 
angelegt!) und lediglich diese auf 4-layer angepasst -> Also (1+2*3+16) 
inkl. Layerdicken. Ich lade mir das Teil nochmal runter mal schaun was 
dann passiert.