leider scheint es in verilog keine Anweisung wie assert (wie in VHDL) zu geben, da tauchten bei meiner Recherche nur OVL und PSL auf, evtl. ist das ja auch alles veraltet, zu umständlich und schlecht dokumentiert? Hauptsächlich muss ich nur testen (also TB), ob ein Register einen konkreten Wert hat. Warum Verilog? PSoC5 mag's ...
Ich denke eine "$display"-Anweisung in einem "always"-Block sollte es tun. VG, SuperWilly
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.