KiCad: Leiterplattendicke beim 3D-Export

[Gerd E. (robberknight)]

Hallo,

ich bin gerade dabei mein Leiterplattendesign mit dem Designer des 
Gehäuses drumrum abzustimmen. Ich möchte dafür dem Gehäusedesigner eine 
3D-Datei geben die er in sein CAD importieren kann.

Ich verwende KiCad 2011-07-12 BZR3047, das hat einen VRML-Export. Die 
VRML-Datei habe ich dann mit meshconv 
http://www.cs.princeton.edu/~min/meshconv/ in STL konvertiert und konnte 
sie mir dann im CAD importieren. Soweit alles gut.

Nur frage ich mich wie ich die Dicke der Leiterplatte im KiCad 
einstelle. Da gerade die Bauhöhe und Befestigung kritische Punkte sind 
die ich klären muss, sollte die Dicke wirklich mit dem übereinstimmen 
was wir nachher fertigen.

Hat das schon mal jemand ausprobiert?

Gruß,

Gerd

[miro (Gast)]

Wäre das nicht evtl. auf der Lage für die Platinenumrisse zu definieren?

-miro-

[Gerd E. (robberknight)]

Hallo Miro,

wo meinst Du genau? Die Umrisse male ich ja nur als normale Linie im 
PCB-Edges Layer. Bei der Linie kann ich zwar ne Dicke angeben, das ist 
aber die Dicke in der X/Y-Ebene, nicht in Z. Im Layer-Setup habe ich nur 
gesehen daß man einzelne Layer an- und ausschalten kann.

Ich hab aber kein Menü gefunden in dem ich die Dicke der Ebenen 
konfigurieren kann.

Gruß,

Gerd