Probleme mit UDP Port 53 auf LPC1768

[ützgür (Gast)]

Hi

Ich habe derzeit ein Problem mit dem empfang von
UDP Protokollen auf einem NXP LPC1768.
genutzt wird der µ'IP stack V1.0
IDE LPCXpresso

Der Stack an sich läuft.
DHCP funktioniert, ICMP funktioniert, webseite funktioniert auch.
UDP Protokolle direkt an die IP funktionieren auch.
(DHCP nutzt ja auch UDP)


ABER:

Ich lausche auf dem netzwerk nach UDP Port 53 ( DNS ).
Hier habe ich nun mein Problem.
Wireshark liefert mir rote Protokolle.
Laut Wireshark ist die Checksum falsch( die ist 0x0000 sollte xxxx sein 
..)

ich habe dann gesucht und festgestellt das der LPC1768 diese Protokolle 
garnicht erst empfängt....
diese kommen scheinbar nichtmal im EMAC an.

andere Protokolle  ( alle die nicht einen CRC fehler haben )
kommen Problemlos durch
dies tritt jedoch nur bei UDP Port 53 auf.

nach belauschen des Rechners in einem funktionierenden Netzwerk,
sind dort ALLE DNS anfragen rot mit CRC fehler
die Antwort auf die Anfragen sind wieder correkt und können vom LPC 
gelesen werden.

Nach einigen rumspielen in den EMAC Registern lief es auch...
leider nur für einen kurzen Moment... :(
LPCXpresso hatte sich dann im debug verabschiedet ...
nach dem neustart funktionierte es nicht mehr
habe schon die interne CRC prüfung deaktiviert und auch
zu kurze pakete lass ich soweit durch.

Leider kann ich dieses nich mehr reproduzieren :(



Hatte jemand schonmal dieses problem/phänomen ?


hier die original EMAC Init

BOOL_32 EMAC_Init(void)
{
   /* Initialize the EMAC ethernet controller. */
  UNS_32 regv,tout,id1,id2;

  /* Power Up the EMAC controller. */
  SC->PCONP |= 0x40000000;

  /* Enable P1 Ethernet Pins. */
  PINCON->PINSEL2 = 0x50150105;
  PINCON->PINSEL3 = (PINCON->PINSEL3 & ~0x0000000F) | 0x00000005;

  /* Reset all EMAC internal modules. */
  EMAC->MAC1 = MAC1_RES_TX | MAC1_RES_MCS_TX | MAC1_RES_RX |   
               MAC1_RES_MCS_RX | MAC1_SIM_RES | MAC1_SOFT_RES;
  EMAC->Command = CR_REG_RES | CR_TX_RES | CR_RX_RES;

  /* A short delay after reset. */
  for (tout = 100; tout; tout--);

  /* Initialize MAC control registers. */
  EMAC->MAC1 = MAC1_PASS_ALL;
  EMAC->MAC2 = MAC2_CRC_EN | MAC2_PAD_EN;
  EMAC->MAXF = ETH_MAX_FLEN;
  EMAC->CLRT = CLRT_DEF;
  EMAC->IPGR = IPGR_DEF;

  /* Enable Reduced MII interface. */
  EMAC->MCFG = MCFG_CLK_DIV20 | MCFG_RES_MII;
  for (tout = 100; tout; tout--);
  EMAC->MCFG = MCFG_CLK_DIV20;

  /* Enable Reduced MII interface. */
  EMAC->Command = CR_RMII | CR_PASS_RUNT_FRM | CR_PASS_RX_FILT;

  /* Reset Reduced MII Logic. */
  EMAC->SUPP = SUPP_RES_RMII | SUPP_SPEED;
  for (tout = 100; tout; tout--);
  EMAC->SUPP = SUPP_SPEED;

  /* Put the PHY in reset mode */
  write_PHY (PHY_REG_BMCR, 0x8000);
  for (tout = 1000; tout; tout--);

  /* Wait for hardware reset to end. */
  for (tout = 0; tout < 0x100000; tout++) {
    regv = read_PHY (PHY_REG_BMCR);

    if (!(regv & 0x8000)) 
    {
      /* Reset complete */
      break;
    }
  }
  if (tout >= 0x100000)
    return FALSE; /* reset failed */

  /* Check if this is a DP83848C PHY. */
  id1 = read_PHY (PHY_REG_IDR1);
  id2 = read_PHY (PHY_REG_IDR2);
  
  if (((id1 << 16) | (id2 & 0xFFF0)) != DP83848C_ID) 
    return FALSE;
      
  /* Use autonegotiation about the link speed. */
  write_PHY (PHY_REG_BMCR, PHY_AUTO_NEG);
  /* Wait to complete Auto_Negotiation. */
  for (tout = 0; tout < 0x100000; tout++) {
     regv = read_PHY (PHY_REG_BMSR);
     if (regv & 0x0020) {
       /* Autonegotiation Complete. */
       break;
     }
  }
  if (tout >= 0x100000)
    return FALSE; // auto_neg failed

  /* Check the link status. */
  for (tout = 0; tout < 0x10000; tout++) {
    regv = read_PHY (PHY_REG_STS);
    if (regv & 0x0001) 
    {     
      /* Link is on. */
      break;
    }
  }
  if (tout >= 0x10000)
    return FALSE;

  /* Configure Full/Half Duplex mode. */
  if (regv & 0x0004) 
  {    
    /* Full duplex is enabled. */
    EMAC->MAC2    |= MAC2_FULL_DUP;
    EMAC->Command |= CR_FULL_DUP;
    EMAC->IPGT     = IPGT_FULL_DUP;
  }
  else {
    /* Half duplex mode. */
    EMAC->IPGT = IPGT_HALF_DUP;
  }

  /* Configure 100MBit/10MBit mode. */
  if (regv & 0x0002) {
    /* 10MBit mode. */
    EMAC->SUPP = 0;
  }
  else {
    /* 100MBit mode. */
    EMAC->SUPP = SUPP_SPEED;
  }
  /* Set the Ethernet MAC Address registers */
  EMAC->SA0 = (MYMAC_6 << 8) | MYMAC_5;
  EMAC->SA1 = (MYMAC_4 << 8) | MYMAC_3;
  EMAC->SA2 = (MYMAC_2 << 8) | MYMAC_1;

  /* Initialize Tx and Rx DMA Descriptors */
  rx_descr_init ();
  tx_descr_init ();

  /* Receive Broadcast and Perfect Match Packets */
  EMAC->RxFilterCtrl = RFC_BCAST_EN | RFC_PERFECT_EN;

  /* Enable receive and transmit mode of MAC Ethernet core */
  EMAC->Command  |= (CR_RX_EN | CR_TX_EN);
  EMAC->MAC1     |= MAC1_REC_EN;
   
  return TRUE;
}