Hallo zusammen, ich stehe seit einigen Tagen vor einer Problemstellung bei der Entwicklung einer Leiterplatte mit Parallel ATA Signalen. Vorerst ein paar Informationen zum eigentlichen Problem. Es handelt sich bei der Leiterplatte um ein Embeded Industrierechner Baseboard, auf welchem ein Rechnermodul nach dem ETX Standart aufgesteckt werden kann. Über dieses Baseboard sind eine Vielzahl von differentiellen Leitungen geroutet, USB, LVDS, DVI, Ethernet etc. Manche Schnittstellen werden in einem FPGA abgebildet, andere kommen direkt vom ETX Rechnermodul. Bei all diesen differentiellen Leitungen war mir im Vorhinein klar, das diese Impedanzkontrolliert verlegt werden müssen. Weiterhin befinden sich auf diesem Baseboard auch zwei Compact Flash Karten Slots die mittels Parallel ATA angebunden werden. Bei den Parallel ATA Signalen habe ich auf keine Impedanzanpassung geachtet. Die Leitungen sind zwar sauber verlegt, aber dennoch scheint es hier ein Problem mit Signal Übersprechungen zu geben. Durch Internetrecherche bin ich nun schon soweit gekommen, das Parallel ATA Leitungen einen Wellenwiderstand von 70 - 75 Ohm einhalten müssen, sobald die CF Karte größer als im UDMA Mode 3 betrieben wird. Die Lagenaufbau für diesen Wellenwiderstand habe ich mir schon vom Leiterplattenhersteller berechnen lassen. Allerdings kann der Hersteller mir natürlich keine Angaben über Leitungslänge, Abstand der Leitungen zueinander oder sonstige Abhängigkeiten nennen. Es wäre super, wenn mir hier jemand weiterhelfen könnte und weitere Tipps hat, was bei der Verlegung von Parallel ATA Signalen evtl. zu beachten ist. Vielen Dank schonmal im Vorraus. Gruß Christian
Hallo, ich weiss nicht, wo du die 75 Ohm herhast, ich würde mich am Kabel orientieren - an dem 80poligen mit den zusätzlichen GND-Leitungen zwischen den Signalen natürlich, wie dür Festplatten inzwischen allgemein üblich. Es ist immer optimal, auf der LP annähernd die gleichen technischen Werte zu realisieren wie auf dem davon abgehenden Kabel. Falls du nichts genaues zum kabel findest, melde dich nochmal, notfalls könnte man das nach dem Modell GND-Sig-GND selbst berechnen. Gruss Reinhard
Eigentlich sollte Übersprechen zwischen den Datenleitungen kein Problem darstellen. Ich weiß zwar nicht, wie es bei PATA spezifiziert ist, aber üblicherweise nimmt man das Datum beim Empfänger in der Mitte der Daten an. Übersprechen erfolgt jedoch nur an den Flanken. Problematischer könnten nicht Z-richtige Leitungen und Stoßstellen sein, die durch mehrfache Reflexionen nicht nur an den Flanken für Störungen sorgen. Auch eine mangelnde Anzahl von GND-Leitungen entlang des Datenpfades können erhebliche Störungen verursachen. Hierzu müsste man aber mal ein Oszillogramm sehen, um herauszufinden, welcher Effekt hier tragend ist. Für die Taktleitung allerdings empfiehlt sich eine Schirmung durch zwei benachbarte GNDs sowie eine Serienterminierung.
Hallo, vielen Dank schonmal für die Hilfe. Wir haben evtl. das Problem gefunden, was wir aber noch genauer untersuchen müssen. Erstmal vorweg... die 75 Ohm habe ich aus der PATA Spezifikation. Die Kabel sind mit 80 Ohm spezifiziert. In dem Dokument steht man solle die Leitungsimpedanz auf Leiterplatten etwas kleiner wählen (70-75 Ohm), was aber nicht näher begründet ist. Weiterhin sollte der Abstand zwischen den Leitungen genügend groß sein, um ein Übersprechen zu minimieren. Vom Leiterplattenhersteller habe ich jetzt noch mal die Information bekommen, das der Abstand die 2,5 bis 3 fache Breite der Leiterbahnbreite sein sollte bei dem ein Übersprechen vernachlässigbar ist. Wir haben jetzt noch mal intensive Messungen mit einem Osziloskop mit einer 10Gbit Samplerate durchgeführt. Das Problem des Übersprechens scheint unteranderem auch an der Compactflashkarte zu liegen. Gemessen wurde mit 2 verschiedenen CF-Karten, einmal 2GB ATP und einmal 2 GB Swissbit. Dabei stellte sich heraus das die Flankensteilheit der ATP Karte (Anstiegszeit ca.2ns) deutlich höher lag als die der Swissbit Karte (ca. 9ns). Das würde auch das starke Übersprechen erklären. Weiterhin haben wir an der ATP Karte ein seltsames Verhalten beobachtet. Beide Karten wurden laut Windows und Bios im UDMA Mode 4 betrieben, welches mit einer minimalen Zykluszeit von 60ns Sekunden spezifiziert ist. Die ATP CF hatte allerdings eine Zykluszeit von 50ns, was ja schon UDMA Mode 5 entsprechen würde. Demnach könnten auch die Daten zu früh am Controller ankommen. Die Swissbit verhält sich da mit einer Zykluszeit von 70ns richtig. Nichts desto trotz werde ich aber auch die PATA Signale im Layout noch mal optimieren und mit den Wellenwiderständen verlegen. Über maximale Leitungslängen habe ich allerdings noch nichts konkretes gefunden. Gruß und schönes Wochenende Christian
pata ist recht einfach. 1.5-2 spacing, längenabgleich über alles. leitungslänge bis 20cm, wobei du dein comX mit berücksichtigen mußt. nach meiner erfahrung sind auf dem comX so 5-7cm leitungslänge drauf. was für einen lagenaufbau hast du? wieviele lagen?
nachtrag: in der spec sind schon einige fragen beantwortet http://www.picmg.org/pdf/picmg_comdg_100.pdf
Hallo, vielen Dank für die Infos und den Link. Die Leiterplatte hat 6 Lagen. 1,3,4 und 6 sind die Signal-Layer, 2 und 5 die Referenz-Layer. Gruß Christian
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.