Lauzeit von IBUFDS bis zum IDDR

[Johann (Gast)]

Hallo @ all

Ich benutze einen Virtex 5 FPGA. Dort verwende ich einen IDDR. Jetzt 
habe ich die Timings untersucht und muste folgendes feststellen:

Die Laufzeit vom IBUFDS bis zum IDDR beträgt ca 4ns. Wie kann das sein. 
Der IDDR soll doch direkt neben den IBUFDS ligen ich hätte da vielleicht 
mit 0.5ns gerechnet und nun stelle ich fest das es 4 ns sind. Wieso ist 
die lauzeit denn so lang?

Ich verwende ISE 11.4 und das dazugehörige Plan Ahead.

[Hannes (Gast)]

Hört sich seltsam an. Hast du wirklich die benachbarten verglichen?

[Sigi (Gast)]

Hast du mal mit dem FPGA-Editor nachgeschaut, wie das
Synthese-Ergebnis aussieht? Bei 4ns läuft wahrscheinlich
ein Signal über eine Slice ins IDDR!? Vieleicht sind die
DS-Signale vertausch etc.?

[Karl Klugschiet (Gast)]

Versehentlich IDelay im IBUFDS aktiviert?

[Johann (Gast)]

Wenn ich das mit Plan Ahead anschaue dann geht die Leitung vom IBUFDS 
direkt in den IDDR ohne vorher in einen Slice zu gehen. Ich werde noch 
mal nachschauen ob ein IDELAY eingeschaltet ist. Dieser müsste jdeoch 
bei der Pfadanalyse angezeigt werden

[Christian R. (supachris)]

Das möglicherweise eingestellte IDELAY steht auch im IOB Report ganz 
rechts dann.