LPC1778 PLL1 für USB

[heikon (Gast)]

Hallo,
ich habe ein Problem mit der Einstellung der PLL für den USB-Clock beim 
LPC1778.
Laut UM hat die Frequenz der PLL so einige Beschränkungen, z.B. dass 
PLL_OUT 160MHz nicht überschreiten darf. Der Devider dahinter zur 
Versorgung des USB-Clocks kann aber nur "AUS" oder "geteilt durch 4", 
"geteilt durch 6".
In dem Kapitel USB reden die immer von dem 4 oder 6-fachen Vielfachen 
von 48MHz, was meiner Meinung aber die Fcco Frequenz der PLL ist, die 
nicht als Clock für den Devider zur Verfügung steht.
Habe das neueste UserManual, DataSheet und die neueste Lib.
Hilfe... :-)
Heikon

[Jim M. (turboj)]

In UM10470.pdf, Kapitel 4.5 steht das die PLL1 aus einem 10-25 MHz Quarz 
eine Frequenz im Bereich von 156 - 320 MHz erzeugen kann. Für USB 
geeignet sind dann 192 MHz (=48 MHz * 4) oder 288 MHz (=48 MHz * 6).

Das funktioniert nur mit bestimmten Quarzen wie 12, 16 oder 24 MHz, 
siehe Kapitel 4.5.10 im PDF.

[heikon (Gast)]

Danke erstmal, aber so weit war ich auch schon.
Wenn man sich das Diagramm im kapitel 4 anguckt (4.1. Clock Generation)
ist der PLL_OUT für den USB aber dann ja nicht die Frequenz, die man in 
den Formeln ermittelt, sondern die Fcco.
Beim PLL_CLK für die CPU nimmt man dann aber die PLL_OUT.
Außerdem ist im Blockschaltbild der PLL (4.5.2) die Fcco nur als interne 
Frequenz und nicht als Output dargestellt.
Das ist es, was mich so verwirrt.

[HandymanJack (Gast)]

Hallo,

das ist ein Fehler im User Manual. Der USB Teiler kann auch auf 1, 2, 
... gesetzt werden. Der Teiler sieht den Ausgang der PLL, nicht die CCO 
Frequenz. NXP weiss Bescheid und wird vielleicht das UM anpassen.

(Bei uns läuft alles mit 96 MHz der PLL und eine Teiler von 2.)

Viele Grüße!