Forum: FPGA, VHDL & Co. Verilog File mit tf Endung


Verilog File mit tf Endung
von Owen S. (senmeis)

Lesenswert?
• ▲
▼ 
Hi,

in ISE ist eine Dateiendung "tf" (von einer Testbench) zu sehen. Soweit 
ich kenne hat ein Verilog File einer Testbench nur die Endung "v". Warum 
tf?

Gruss
Owen

Beitrag melden Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Markierten Text zitieren Antwort Antwort mit Zitat
Thread beobachten | Seitenaufteilung abschalten
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.