Hallo, ich stelle gerade mit Schrecken fest daß die mühsam ausgetüftelte periphere Taktfrequenz meines Projekts (2,4576 MHz) offensichtlich keine geeignete Basis ist um via Vorteiler in das erschreckend magere ADC-Taktfensterchen von 100-125kHz für die Messung der internen Signale (Temperatur,VCC) zu kommen... Das darf doch wohl nicht wahr sein :( Sieht hier einer noch eine Möglichkeit- ohne meine CLKper anzutasten? Moby
Hallo, // External 2457,600 kHz quarz oder oscillator initialization wenn du den PLL nicht verwendest, kannst du doch deinen ADC mit einer ADC Clock frequency von 76,800 kHz betreiben (Quelle:CodeWizardAVR). Mit der Taktfrequenz des ADC nach unten zu gehen schadet dem Ergebnis nicht. Außer dein Timingl lässt das nicht zu. Gruß G.G.
Lt. Datenblatt (Xmega32A4U) ist die untere Grenze 100kHz. Aber ich werds mal probieren, danke G.G. für den Hinweis. Moby
Ergebnis: Mit Änderung des ADC-Takts ändern sich sowohl oberhalb als auch unterhalb des zulässigen Bereichs die ausgelesenen Werte. Ob die Messung der internen Signale unter diesen Bedingungen noch Sinn macht? Man müsste wohl aufwendig neu kalibrieren- ohne ausschließen zu können ob die Nichteinhaltung des Takts noch weitere Nebeneffekte provoziert !?
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.