ERC-Fehler in Eagle

[Boris N. (novski)]

Hallo
Diese sehr einfache Platine macht bei der ERC Prüfung Fehler.
Ich finde keine hilfreiche Topics im Netz und weis vielmehr gar nicht 
wonach (Stichworte) zu suchen.
Kann jemand da entweder ein Stichwort liefern, oder sogar grad von 
weitem sagen was ich falsch mache?
Danke

[David .. (volatile)]

Heb mal beide Bauteile mit move an und bewege sie hin- und her. Bewegen 
sich alle Leitungen mit, sind sie alle an den Pins 'fest'? Oder bleiben 
sie unveraendert 'liegen'?

[Boris N. (novski)]

Die bleiben unverändert liegen. Woran liegt das?

[Boris N. (novski)]

Aha, besten Dank für die Hilfe. Die Nets müssen bis in den Kreis der 
Layer 93 Pins hingeführt werden. Das wusste ich nicht.
Danke für die Hilfe!

[Gizmo2 (Gast)]

Wer hat denn das J01 Bauteil erstellt? Pin4 ist auf dem Schaltplan nicht 
korrekt angeschlossen, aber der einzige ohne ERC Fehler. Eigentlich 
führt man die Signale nicht bis in das Bauteil rein, irgendwas ist da 
sehr faul.

[Boris N. (novski)]

Ja da war wirklich was faul mit diesem J1 p4. Ich hab die Pins des Fader 
Bibliothek Bauteil verkehrt herum eingezeichnet was die im Layer 93 
dargestellten Kreise für den Anschluss im Board platzierte. Die sind 
hier nicht zu sehen da ich das Layer nicht eingeblendet hatte. Nur 
deshalb hab ich auch nicht verstanden wieso die Nets nicht am Bauteil 
hängen bleiben wie oben erwähnt. Aber tatsächlich hat dieser Pin 4 an J1 
sich nicht beim ersten mal anhängen lassen. Ich habs zwei drei mal 
versuchen müssen und schlussendlich hat nur die Löschung des 
Net-teilstückes und wieder verbinden geholfen. hat wohl was gehakt da...