Energieersparnis durch Timer-Vorteiler

[MSP430 (Gast)]

moin,

Timer haben ja nun grundsätzlich die Möglichkeit, die vorhandene 
Systemclock zunächst herunterzuteilen.

Einmal kann man damit in den begrenzten Zählerregistern längere 
Periodendauern realisieren, aber was mir gerade durch den Kopf geht:

Wird durch das Herunterteilen auch Energie gespart?

Das Timerregister muss dann nicht so oft erneuert werden, dafür wird 
wohl an einer Reihe D-Flipflops jeweils die Gate-Kapazität umgeladen...


mfg

[Klaus (Gast)]

MSP430 schrieb im Beitrag #2740666:
> Das Timerregister muss dann nicht so oft erneuert werden, dafür wird
> wohl an einer Reihe D-Flipflops jeweils die Gate-Kapazität umgeladen...

Quizfrage: Was ist der Unterschied zwischen einem Timerregister und 
einer Reihe D-Flipflops? Richtig, keiner! :)

[Uwe (Gast)]

Durch eine kleinere Frequenz des Timers Toggeln die FlipFlops nicht mehr 
so schnell und es wird weniger energie verbraucht. Aber jetzt hast du 
zum runterteilen ein paar FlipFlops vor die Timer FlipFlops geschaltetet 
die die gleiche Eingangsfrequenz bekommen wie die Timer FlipFlops. 
Insgesammt hast du nun also mehr FlipFlops als davor und dias erste in 
der Kette toggelt immer noch mit der gleichen Frequenz. Du kannst jedoch 
einen langsammeren Oszillator nehmen.

[Peter D. (peda)]

MSP430 schrieb im Beitrag #2740666:
> Wird durch das Herunterteilen auch Energie gespart?

Nein, der Timer führt quasi nur mehr NOPs aus, arbeitet aber immer noch 
mit dem vollen CPU-Takt.

Du kannst aber den Systemteiler benutzen, dann ist alles langsamer, CPU 
und Timer. Und der Strom geringer.

Beim AVR spart auch das Abschalten der Interrupts Strom.


Peter