Forum: FPGA, VHDL & Co. Beispiel : niosii ethernet standard 3c25


von entwickler (Gast)


Angehängte Dateien:

Lesenswert?

Hallo,

von der altera Webseite habe ich mir das Beispielprojekt NIOS|| - 
Ethernet heruntergeladen. Beim öffnen des Projektes mit Quartus 12.0 
erscheint das TopLevel Design nicht Symbolen. Es ist eine Datei mitdem 
Namen top_level.v
Wie kann man nun in Quartus daraus ein Schaltplan mit Symbolen 
generieren ?

von Marius W. (mw1987)


Lesenswert?

Was du suchst: Analysis & Synthesis - Netlist Viewers - RTL Viewer

Gruß
Marius

von entwickler (Gast)


Angehängte Dateien:

Lesenswert?

Danke! Wenn ich zunächst das ganze Projekt compilieren/syntetisieren 
will, erscheint folgende Fehlermeldung:

Error (12006): Node instance "eth_std_main_system_inst" instantiates 
undefined entity "eth_std_main_system"

Wie könnte ich diesen Fehler beheben ?

von hans (Gast)


Lesenswert?

du musst in Qsys vorher die Entity generieren

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.