Forum: FPGA, VHDL & Co. EDK: clock erzeugen mit clock generator wizard


EDK: clock erzeugen mit clock generator wizard
von Andreas N. (poolspieler)

Lesenswert?
• ▲
▼ 
Hallo zusammen,
ich versuche schon seit einem halben Tag, im EDK (13.3) dem clock 
generator einen weiteren Kanal hinzuzufügen.
Sowohl mit dem Wizard, alsauch im System Assembly view/ports habe ich es 
versucht. NIRGENDS gibt es die Möglichkeit, einen neuen Port bzw. neuen 
Clock anzulegen. Im Netz steht auch nichts :-(
Das ist alles readonly.
Oder muss man das im MHS-File direkt machen?

Kann mir jemand weiter helfen? Danke!


Gruss,

Poolspieler

Beitrag melden Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Markierten Text zitieren Antwort Antwort mit Zitat
Thread beobachten | Seitenaufteilung abschalten
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.