GND-"Ausläufer" in eigenem SMD-Package

[Hasi (Gast)]

Hi!

Ich habe ein SMD-Package mit Exposed Pad erstellt und auf einer Platine 
plaziert. Die Platine wird von einem GND-Polygon umschlossen. Bei 
"Ratsnest" kommt es jetzt zu unschönen "Ausläufern" der GND-Fläche vom 
Exposed Pad nach außen - siehe Bild. Weiß jemand, wie man das verhindert 
ohne mit T-Restrict ein Rechteck drumherum zu zeichnen?

Vielen Dank!

[Sascha W. (arno_nyhm)]

Kann es sein, dass der mittlere Pin jeder Seite, also jene zu denen die 
Ausläufer hin entstehen, im selben Netz wie das Pad sind? ...und Eagle 
nun versucht mit dem Polygon das Pad in der Mitte und eben diese Pins 
wie üblich über, sofern aktiviert, 'thermals' zu verbinden versucht, 
aber von den Design-Rules daran gehindert wird? ...die Ausläufer die Du 
nun siehst scheinen Artefakte davon zu sein.

Wie sehen denn die entsprechenden Restrict-Layer in Bauteil aus?

[W.S. (Gast)]

Wo ist dein Problem?

Wenn es dir zu nahe an anderen Pads ist, dann setze doch ISOLATE etwas 
höher und gut isses.

W.S.

[Michael H. (morph1)]

Das ist haltwegs normales Verhalten von Eagle. Einfach einen Rahmen um 
das E-Pad in tRestrict rein und das ist vorbei :) (Ja ich weiß das es 
Pfusch ist)

[René Z. (dens)]

Saubere Möglichkeit wäre eine cutout-Polygon mit width=0 um den 
Exposed-Pad