Hallo, Ist es so, dass die meisten Pins eines FPGA beliebig definiert werden koennen, ausser ein Paar Ausnahmen wie z.B. Clock? Realisiert man das durch ein Constraint-File? Mit freundlichen Gruessen Campus
Vorausgesetzt der Fitter (ich weiß, bei FPGAs heißt das anders) spielt mit. Bei einem CPLD-Design hat der mir kürzlich ne Nase gezeigt und ich dürfte entweder das Layout seinem Vorschlag anpassen, oder einen anderen Baustein nehmen. Habe den anderen CPLD genommen... Wenn du den Baustein aber nicht zu fast 100% benutzt (wie ich es versucht habe), müßte das gehen. Gruß Henrik
Hmmm ansonsten kann ich dir dasTool PACE empfehlen. Wenn man zu lange vor dem Rechner gesessen hat und nicht mehr weiss, was man tut, hilft einem Das Programm ganz gut weiter. Das kannst du auch direkt aus dem ISE Starten.
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.