USB-AVR-CPLD Projekt Schaltplan

[T. M. (xgcfx)]

Hallöchen,

ich bin dabei, meine erste Platine zu entwerfen. Im Moment beschäftige 
ich mich mit dem Schaltplan, den ich mit EAGLE entwerfe. Das Ganze soll 
eine Art USB-Stick werden, der einen FT232RL, einen ATMEGA88 und einen 
XC9572XL CPLD enthalten wird. Es wäre nett, wenn ihr mal einen Blick auf 
den aktuellen Stand des Schaltplanes werfen könntet, damit etwaige 
Fehler ausgemerzt werden können. Für eure Hinweise wäre ich sehr dankbar 
:)

[Markus H. (dasrotemopped)]

Schönes Projekt. Erinnert mich an dieses von mir:
http://home.arcor.de/markus.horbach/atmegaextender.html

Ich würde dem CPLD noch eine eigene Clock spendieren.
Die USB 5V würde ich auch noch besser filtern.
Und an der JTAG Schnittstelle an allen Pins die Möglichkeit vorsehen, 
Kerkos parallel schalten zu können.

Das erste Design mit CPLD ?

Gruß,

dasrotemopped.

[T. M. (xgcfx)]

So, habe den Schaltplan nochmal überarbeitet. Folgende Änderungen:

* Der (neue) 3.3V Regler wird jetzt durch das #SLEEP Signal des FT232RL 
(de)aktiviert, wie von FTDI für Bus powered devices vorgeschlagen, wenn 
die mehr als 100mA ziehen
* zusätzlich zum Clock vom FTDI hat der CPLD einen Clock aus einem 
Oszillator bekommen
* Pull Ups an den JTAG Leitungen vom CPLD
* Ferrit in der VUSB zum Filtern