DMAC-> Interruptlevel?

[Denis (Gast)]

Hallo,

ich beschäftige mich gerade mit der Umsetzung eines DMACs zur 
Übertragung von eingehenden UART-Bytes in das SRAM meines xMegas.

Dabei ist mir eine Frage bezüglich des Interruptlevels aufgekommen.

Ich möchte die Übertragung ins SRAM mittels DMA realisieren da bisher 
ohne DMA(manuell mit High-Level Interrupt) Probleme bei der Verarbeitung 
auftreten sobald die Datenrate 260kbit/s überschreitet.
Ich vermute dies liegt an den vielen Interrupts welche die Verarbeitung 
zu stark ausbremsen.

Nun zur Frage.
Aus welchem Grund benötigt ein DMA ein Interruptlevel.
Ich bin bisher davon ausgegangen dass DMAs ihre Aufgabe autark erledigen 
ohne das Hauptprogramm zu unterbrechen.


Gruß Denis

[Mike (Gast)]

Hallo Denis,

ich kenne zwar den XMega nicht, aber der DMAC ist vermutlich ähnlich 
implementiert wie in anderen Controllern. Der DMAC überträgt autonom 
Blöcke mit einer bestimmten Anzahl Bytes, ohne dass sich die CPU darum 
kümmern muss. Nach Übertragung eines Datenblocks stoppt der DMAC und 
löst einen Interrupt aus. Die CPU kann dann den DMAC neu programmieren 
und z.B. die nächste Übertragung antriggern.

[Bassti (Gast)]

Mike hat recht. Steht doch auch alles im Datenblatt. Der Interrupt vom 
DMA wird ausgelöst bei Transfer fertig und bei einem Error.