[VHDL] LUT bei Synthese durch Tool erstellen?

[VHDL-Beginner (Gast)]

Hallo,

ich möchte ein Array erstellen, welches als LUT fungieren soll. Die 
Werte im Array sollen konstant sein. Aber sie sollen in Abhängigkeit von 
Parametern (einmalig) automatisiert erstellt werden.

Beispiel: Ich möchte eine Sinus LUT, sowohl die Bitbreite der einzelnen 
Wörter als auch die Anzahl der LUT-Elemente sollen konfigurierbar sein 
(über Generics). Geht sowas, mittels loop? Sonst ist es recht mühsam, 
sich mit Excel oder dergleichen jedes Mal erneut die Werte berechnen zu 
lassen, und dann muss man die auch noch formatieren...

Ja, die LUT wird nun nicht im Minutentakt von mir geändert, aber doch 
hin und wieder kommt es eben vor. Und ich will ja was lernen :)

VHDL-Beginner

[D. I. (Gast)]

jo sowas geht mit loops

[Marius W. (mw1987)]

Siehe auch 
http://www.lothar-miller.de/s9y/archives/37-DDFS-mit-BROM.html ...

Im unteren Abschnitt steht beschrieben, wie du eine LUT erstellen 
kannst.

Gruß
Marius

[VHDL-Beginner (Gast)]

Danke sehr, probiere ich aus!