Forum: FPGA, VHDL & Co. VHDL vs SystemVerilog vs SystemC


VHDL vs SystemVerilog vs SystemC
von Marcus H. (mharnisch) Benutzerseite

Lesenswert?
• ▲
▼ 
@Moderator: Ggf verschieben/löschen, falls das folgende als unerwünschte 
Eigenwerbung gilt.

Unser CTO gibt am kommenden Freitag, den 5. Oktober ein (vermutlich sehr 
unterhaltsames) Webinar, das die erwähnten Sprachen und ihre jeweiligen 
Einsatzgebiete vergleicht. Teilnahme ist kostenlos, Registrierung 
erforderlich. Englischkenntnisse vorausgesetzt.
http://www.doulos.com/content/events/VHDL_vs_SV_vs_SC.php

Viel Spaß
Marcus

Beitrag melden Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Markierten Text zitieren Antwort Antwort mit Zitat
Thread beobachten | Seitenaufteilung abschalten
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.