Design mit zwei Takten betreiben

[Ralf (Gast)]

Hallo zusammen,

ich habe ein synchrones Design.
Das möchte ich entweder mit
- einem Oszillator auf der Platine, oder
- einer externen Taktquelle (Stiftleiste)
betreiben.

Nun habe ich im Design ein Signal CLK (logisch :).

Kann ich CLK_intern und CLK_extern auf CLK multiplexen?

CLK <= CLK_extern when mode_ext = '1' else CLK_intern;

Ich habe irgendwie ein ungutes Gefühl bei der Sache, weil ich dann Logik 
im Taktpfad habe...

Wie kann ich diese Sache eleganter/richtig lösen?

Vielen Dank!
Ralf

[derLars (Gast)]

Bei Xilinx gibt es den sogenannten BUFGMUX_CTRL :) (s. Libraries Guide)
Ein Takt-Multiplexer mit zwei Eingängen.

Bei Altera gibt es sowas bestimmt auch.

Gruß,
derLars

[A.S. (Gast)]

PLL mit zwei Eingängen. Die Umschaltung erfolgt dann intern per Signal.

[Christian R. (supachris)]

Für welchen FPGA soll das denn sein? Pauschal kann man nicht 
beantworten, was da nötig ist. Auf jeden Fall aber eine FPGA-spezifische 
Komponente.