glitchfreies Clockgate in TTL und möglichst wenig Bauteilen

[Ende der Zeit (Gast)]

Ich will einen Takt glitchfrei mit TTL (74x) ein und ausschalten, und 
möglichst wenige Bauteile verwenden.

Gibt es dafür eine schlaue Schaltung ?

Google spuckt D-Flipflos mit Und-Gattern aus, dafür brauche ich 2 ICs, 
geht das mit weniger ?

Gibt es eine Standartschaltung ?

[holger (Gast)]

>Google spuckt D-Flipflos mit Und-Gattern aus, dafür brauche ich 2 ICs,
>geht das mit weniger ?

Ja, mit einem CPLD.

[Michael (Gast)]

Wenn dir Google ohnehin geholfen hat, wäre es schneller gegangen, das 
entsprechend zu verschalten, als es hier in Frage zu stellen und nach 
anderen Lösungen zu fragen.