Hallo zusammen,
da ich ein VHDL Neuling bin, bin ich auf euer Hilfe angewiesen.
Ziel ist es nach einem Trigger einen Signal von 1ms (Quarz von 10Mhz
vorhanden) zu generieren, es ist zwar sehr einfach aber bekomme ich
nicht hin, jedes Mal bekomme ich Fehler bei der Synthese (XP2, Diamond).
1 | -- Clk, Trigger: Inputs
|
2 | -- Puls : Output
|
3 |
|
4 | signal Enable: std_logic := '0';
|
5 |
|
6 | Process (clk, Trigger)
|
7 | begin
|
8 | if trigger'Event and Trigger='1' then
|
9 | Enable <= '1';
|
10 | end if;
|
11 |
|
12 | if Clk'Event and Clk='1' then
|
13 | if Enabe = 1 then
|
14 | Puls <= '1';
|
15 | counter <= 0;
|
16 | end if;
|
17 |
|
18 | if Puls = '1' then
|
19 | counter <= counter + 1;
|
20 | if counter >= 10000 then
|
21 | Puls = '0';
|
22 | end if;
|
23 | end if;
|
24 | end process
|
mein Problem ist: das "Enable" muss wieder auf 0 gesetzt werden, wo kann
ich das am besten tun?
Vielen Dank für die Hilfe