Attiny13 INT0 Logical Change Problem

[Werner P. (Gast)]

Hallo zusammen,

Ich kann in meinem Programm keinen Fehler finden. Lege ich an INT0 (PB1) 
ein Rechtecksignal an dann sollten doch PB4 und PB5 toggeln.

Hier der Code:

#include <avr/interrupt.h>
#include <avr/io.h>
#include <util/delay.h>


ISR (INT0_vect) {
  if (PINB & (1<<PINB1)) {
    PORTB &= ~(PB5);
    PORTB |= (1<<PB4);
  } else {
    PORTB &= ~(PB4);
    PORTB |= (1<<PB5);
  }
}
int main(void) {

  // Outputs
  DDRB |= (1<<PB4);
  DDRB |= (1<<PB5);

  // Inputs
  DDRB &= ~(1<<PB1);
  PORTB |= (1<<PB1);

  // Start Sequenze. Only for test
  PORTB |= (1<<PB4);
  _delay_ms(200);
  PORTB &= ~(1<<PB4);
  _delay_ms(400);
  PORTB |= (1<<PB4);
  _delay_ms(200);
  PORTB &= ~(1<<PB4);

  // Interrupts
  // INT0 = Pin Logical Change
  MCUCR |= (1<<ISC00);
  // INT0 = enable
  GIMSK |= (1<<INT0);

  // Enable Interrupts
  sei();


  while(1) {


  }
}

Idee? Danke

[Peter II (Gast)]

das sieht merkwürdig aus:

> PORTB &= ~(PB5);

[Cyblord -. (cyblord)]

Peter II schrieb:
> das sieht merkwürdig aus:
>
>> PORTB &= ~(PB5);

Weil es so aussehen muss:

PORTB &= ~(1<<PB5);

[Werner P. (Gast)]

Hallo Peter,

Danke, das wars. Vor lauter Wald sieht man die Bäume nicht mehr.