Schaltprobleme einer Halbbrücke

[Fabian W. (hs-drifter)]

Guten Tag,

Ich habe Probleme bei den Schaltvorgängen einer Halbbrücke.

Verwendung der Halbbrücken ist ein BLDC Regler.

Verwendete Teile:
Treiber:                   HIP2101
Gatewiderstände:  47 Ohm
FETs:                       IRF3207ZPBF

Die Schaltung um den Treiber habe ich dem Datenblatt entnommen.

Das Problem ist, dass ich beim Einschalten Einbrüche und Schwankungen 
der Gatespannung habe. (Siehe Anhang)
(die masse habe ich beim Messen direkt vorne an der Messspitze 
angeschlossen um mir dort keine Störungen einzufangen)

Ich habe schon größere und kleinere Gatewiderstände getestet, aber immer 
das gleiche.
Als Treiber habe ich auch schon den UCC27211 getestet, aber da war das 
Problem noch schlimmer.
Der Fehler tritt immer nur im belasteten Zustand auf (die Messungen 
waren bei 27V 29A)
Eine Ferritperle über dem Gate habe ich auch schon getestet, das dämpft 
ein wenig ab, aber auch nur wenn ich auf der Seite zum Treiber Messe. 
Direkt am Beinchen vom FET ändert sich nichts.

Auf dem Bild sieht man den Schaltvorgang vom Low Side FET.
Gelb= Gate
Blau= Drain
(die masse habe ich beim Messen direkt vorne an der Messspitze 
angeschlossen um mir dort keine Störungen einzufangen)


Ich bin für jede Hilfe dankbar.
MFG Fabian

[Rocker (Gast)]

Hallo Fabian,

solche Probleme hängen oft nicht mit dem verwendeten Treiberbaustein 
zusammen, sondern mit dem Layout, mit dem FET und dem Modulationsschema 
(ob man z.B. hart auf die komplementäre Diode schaltet oder nicht).

Dass das Problem nur im belasteten Zustand auftritt lässt erahnen, dass 
Du hart auf die Diode schaltest. Meine Vemrutung ist, dass die Brücke zu 
grosse Kommutierungsinduktivitäten aufweist, oder die Anbindung an den 
DC-Link schlecht ist. Das sind sehr typische Ursachen für dieses 
Problem. Die Induktivität zwischen Treiber und Gate scheint (gemäss dem 
Gatespannungsverlauf) klein zu sein, sodass man diese als Ursache 
ausschliessen kann.

Poste doch bitte ein Bild des Layouts und des Aufbaus. Ich denke die 
Ursache wird darin zu finden sein.

Rocker

[Fabian W. (hs-drifter)]

Hallo Rocker,

Danke schonmal für die Tips.

Ich habe das Layout gerade nicht zur Hand... aber hier habe ich mal nen 
Ausdruck abfotografiert... ich hoffe damit lässt sich schon was anfange. 
In Rot habe ich mal den Leiterbahn-verlauf auf der Unterseite 
eingezeichnet. (Nur die Stromführenden Leiter)
Zwischen den Beiden Stromschienen auf der Unterseite sind 7x 330uF Low 
ESR Elkos verteilt. Also direkt an den FETs. Ich denke mal ein 
schlechter DC-Link lässt sich dadurch ausschließen.
Die Stromführenden Leiter sind mit Gestanzten 1mm Kupferblechen 
verstärkt.

Was meinst du genau mit "zu hart auf die Komplementäre Diode Schalten"?
Das Leuchtet mir noch nicht so ganz ein :-/

MFG

[Rocker (Gast)]

Hallo Fabian,

schau Dir mal die Fläche an, die die roten Leiterbahnen einschliessen. 
Das bietet dem B-Feld eine schöne Fläche an, die es durchsetzen kann. 
D.h. Deine Brücken sind (wie ich bereits vermutet habe) mit einer recht 
hohen Induktivität an den DC-Link angebunden. Um das näher zu 
untersuchen, wäre das Layout nicht schlecht.
Abhilfe schafft es, die aufgespannte Fläche zu minimieren.

Mit "hart auf die komplementäre Diode schalten" meine ich, dass beim 
Einschaltvorgang der LowSide-FETs die Dioden der HighSide FETs leiten 
und abkommutiert werden. Du schaltest den Strom also hart und hast ein 
hohes dI/dt und dementsprechende Spannungen über den parasitären 
Induktivitäten im Kommutierungspfad.

Aber: Deine Spannungen sehen nicht sooo schlecht aus. Es gibt 
Schlimmeres, aber auch Besseres. Zeig erst einmal das Layout, dann sehen 
wir weiter.

[Fabian W. (hs-drifter)]

Hallo Rocker,
deine 1. Vermutung scheint zu stimmen.
Ich habe jetzt mal eine Ferritperle über Source von den oberen FETs 
gesteckt und siehe da... es wird deutlich besser.
Es wird dann wohl das harte Schalten auf die komplementäre Diode sein.

MFG Fabian