Clock im Lattice FPGA

[Mäxeler (Gast)]

Hallo zusammen,
ich habe mir ein Lattice FPGA-Board 
(http://www.latticesemi.com/products/developmenthardware/developmentkits/xp2brevia2developmentkit.cfm) 
besorgt. Das Schreiben von Verilogcode mit Lattice Diamond und die 
Simulation von diesem in ActiveHDL stellt nicht wirklich ein Problem 
dar. Aber irgendwie muss der Cod noch mit dem Chip verbunden werden. Wie 
mach ich das? Konkret, wo nehme ich den Clock her? Ich habe zwar ein 
Minitutorial gefunden 
(http://helios.wh2.tu-dresden.de/~benni_koch/blog/?p=678), das zeigt 
aber leider nur den Einsatz von konbinatorischer Logik. Wer kann helfen 
oder weis von einem Projekt wo ich 'abschreiben' kann.
Danke für Eure Unterstützung

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Dein Stichwort für die Suche lautet: Constraints.
Damit gibst du der Toolchain u.a. vor, welche Signale an welchem Pin des 
FPGAs angeschlossen sind, und auch, welche Frequenz dein Takt hat. Bei 
Lattice stehen Constraints im Logical Preference File (.lpf)

[Christoph (Gast)]

Damit du die Tools in Diamond benutzen kannst um die Constraints/Pinning 
zu setzen (Anstatt alles von Hand zu schreiben), musst du zuerst dein 
Design synthetisieren.

1. Links im Projektbaum, gibts unten Reiter, wechsle in die Ansicht 
"Process"

2. Doppel-Clicke auf "Translate Design", Diamond wird den Synplify zur 
synthese aufrufen und danach das Ergebnis ins Lattice Fileformat 
konvertieren.

3. Im Pull-Down Menu "Tools" (Also neben "File" "Edit" und so) findest 
du die "Spreadsheet View".
Da kannst du jetzt Pins zuweisen, Logikstandards festlegen, Clock- und 
Timinconstraints setzen etc.

-> Die "Spreadsheet View" liest und schreibt die von Lothar erwähnten 
Logical Preference Files (.lpf)

4. Wenn du damit fertig bist, wieder unter "Process" auf Doppel-Click 
auf "Export Files", Diamond wird alle dazu nötigen Schritte durchführen 
(Ich empfehle zusätzlich die Files "Place & Route Trace" und "Verilog 
Simulation File" zu aktivieren).


Nochmals zu deinem Clock: Dein Board wird ziemlich sicher einen 
Quarzoszillator drauf haben und den wirst du auf einem FPGA Pin haben. 
Lese die Dokumentation/Schema/Beispiel Projekt zu deinem Board für 
Details.