Diff. PECL mit CMOS-Logik interfacen

[Marian (phiarc)]

Moin,

welche Möglichkeiten für geringe Geschwindigkeiten (<10 MHz) ohne extra 
ICs gäbe es um Standard-CMOS-Logik mit pegelgleicher differentieller 
PECL zu verbinden?

Diff. PECL -> CMOS müsste ja einfach sein, man ignoriert den invertieren 
Ausgang und verbindert den nicht-invertierten Ausgang einfach direkt. 
Das sollte doch problemlos funktionieren?

CMOS -> Diff. PECL ... ?

[W.S. (Gast)]

Witzbold.

Guck dir mal die logischen Pegel an. Wenn ich mich recht erinnere, dann 
ist der Hub nur ein paar hundert Millivolt.

Also: Das ist ein Fall für nen Komparator, z.B. ADCMP600 oder MAX999 
oder so ähnlich.

W.S.

[Marian (phiarc)]

Ich dachte die Pegel wären bei ECL 0/-5V und bei PECL entsprechend 0/5V?
Aber da habe ich mich wohl geirrt.

Ein Blick ins Datenblatt des fraglichen Bauteils verrät mir (das das da 
noch irgendwo im Anhang stehen würde, habe ich gar nicht erwartet. 
Sorry.)

Output Voltage - Low (Vol - Vcc) = -1.8 V … -1.6 V
Output Voltage - High (Voh - Vcc) = -1 V … -0.8 V

Für Vcc = +5V ergibt sich...
Vol = 3.2 V … 3.4 V
Voh = 4 V … 4.2 V

Dann wird noch für die Eingänge spezifiziert:
In Low Vil - Vcc = -1.8 … -1.4
In High Vih - Vcc = -1.1 … -0.8
Maximum input voltage = Vcc
Minimum input voltage = -0.5 V

Wieder für +5V
Vil = 3.2 … 3.6 V
Vih = 3.9 … 4.2 V

Ui. Nur 300 mV Luft.

PECL → CMOS also via schnellem Komparator dessen einen Eingang am 
nicht-invertierenden Ausgang hängt und der andere auf ~3.6 V gesetzt 
wird.

CMOS → PECL also via Inverter in der einen Leitung. Dann vielleicht noch 
einen Angstwiderstand von so ~1.8K rein und direkt in die PECL-Eingänge.
Nicht innerhalb der "recommended operating conditions", aber die sind 
wohl auch für Betrieb bei Maximalfrequenz des Bauteils gedacht (über 150 
MHz!). Ich wills ja eh erstmal langsam angehen lassen und fang 
warscheinlich ja eh mit sehr niederfrequenten Signalen an…

[Hans-Georg L. (h-g-l)]

Schau dir das mal an ..

http://www.fairchildsemi.com/an/AN/AN-5029.pdf