DDR2-Bus warum Vcc-Plane und GND "routen" ?

[N00by (Gast)]

Hallo,
ich lese gerade von Altera die Design Guidelines für DDR2 Routing und da 
lese ich

"Route GND, 1.8 V as planes"

nur warum? Sonst bemüht man sich doch auf teufel-komm-raus eine 
GND-Plane zu haben - nur warum routet man jetzt plötzlich GND und hält 
die 1,8V als Plane?

Jemand eine Erklärung?

[Mac G. (macgyver0815)]

Yes, your english is the explanation.
;-)

Thou shalt rout 'em all as planes.

[N00by (Gast)]

Ich ****************, na toll eine Aufzählung :-D Danke

[Helmut S. (helmuts)]

Der Grund ist ganz einfach der, dass man oft mehrere mit "GND" 
eingebettete Signallagen benötigt, aber aus Kostengründen gar nicht so 
viele Lagen spendieren will oder kann. Außerdem hat man oft noch eine 
Menge anderer Spannungen für das FPGA.

Das wäre jetzt mal ein Beispiel für ein FPGA+DDR-RAM. Da bekommt man 
dann 4 gute Innenlagen für Impedanz kontrollierte Leitungen. Natürlich 
wird man auf den Power-Planes außerhalb der Impedanz kontrollierten 
Leitungen auch andere Power oder Signale unterbringen.

1 Signal
2 GND
3 Signal
4 Power-Plane
5 Signal
6 GND
7 Power-Plane
8 Signal
9 GND
10 Signal
11 Power-Plane
12 Signal